

# ESP32-C5 系列芯片

## 技术规格书

搭载 RISC-V 32 位单核处理器的极低功耗 SoC

2.4 & 5 GHz 双频 Wi-Fi 6 (802.11ax)、Bluetooth® 5 (LE)、Zigbee 及 Thread (802.15.4)

芯片封装内可叠封 4 MB flash

27 或 19 个 GPIO，丰富的外设

QFN48 (6×6 mm) 或 QFN40 (5×5 mm) 封装

### 包括：

ESP32-C5

ESP32-C5FH4

### 注意：

本规格书的内容已尽量接近量产版本，但也存在后续变动的可能。beta 版本的内容将单独注明。




版本 0.1  
乐鑫信息科技  
版权 © 2023

# 产品概述

ESP32-C5 是一款支持 2.4 & 5 GHz 双频 Wi-Fi 6、Bluetooth LE 5、Zigbee 3.0 及 Thread 1.3 系统级芯片 (SoC)。

芯片的功能框图如下图所示。



ESP32-C5 功能框图

更多关于功耗的信息，请参考章节 3.9 低功耗管理。

# 产品特性

## Wi-Fi

- 工作在 2.4 & 5 GHz 双频段, 1T1R
- 工作信道中心频率范围: 2412 ~ 2484 MHz, 5160 ~ 5885 MHz
- 兼容 IEEE 802.11ax 协议:
  - 仅 20 MHz 非接入点工作模式 (20 MHz-only non-AP mode)
  - 上行、下行正交频分多址接入 (OFDMA), 特别适用于高密度应用下的多用户并发传输
  - 下行多用户多输入多输出 (MU-MIMO), 提升网络容量
  - 波束成形接收端 (Beamformee), 提升信号质量
  - 扩展量程 (ER) 模式, 覆盖更大范围
  - 空间复用 (Spatial reuse), 提升网络容量
  - 目标唤醒时间 (TWT), 提供更好的节能机制
- 兼容 IEEE 802.11ac 协议:
  - 支持 20 MHz 带宽
- 完全兼容 IEEE 802.11b/g/n 协议:
  - 支持 20 MHz 和 40 MHz 带宽
  - 数据速率高达 150 Mbps
  - 无线多媒体 (WMM)
  - 帧聚合 (TX/RX A-MPDU, TX/RX A-MSDU)
  - 立即块确认 (Immediate Block ACK)
  - 分片和重组 (fragmentation and defragmentation)
  - 传输机会 (transmission opportunity, TXOP)
  - Beacon 自动监测 (硬件 TSF)
  - 4 × 虚拟 Wi-Fi 接口
  - 同时支持基础结构型网络 (Infrastructure BSS) Station 模式、SoftAP 模式、Station + SoftAP 模式和混杂模式

请注意 ESP32-C5 在 Station 模式下扫描时, SoftAP 信道会同时改变

- 天线分集
- 802.11 mc FTM

## 蓝牙

- 低功耗蓝牙 (Bluetooth LE): 通过 Bluetooth 5 认证
- Bluetooth Mesh 1.1
- 速率支持 125 Kbps、500 Kbps、1 Mbps、2 Mbps
- 低功耗广播扩展 (LE advertising extensions)
- 中心设备支持连接多个外设
- 多广播 (multiple advertisement sets)
- 低功耗安全连接
- 支持 LE Privacy 1.2
- 信道选择 (Channel Selection Algorithm #2)

## IEEE 802.15.4

- 兼容 IEEE 802.15.4-2015 协议
- 工作在 2.4 GHz 频段, 支持 OQPSK PHY
- 数据速率: 250 Kbps
- 支持 Thread 1.3
- 支持 Zigbee 3.0

## CPU 和存储

- 高性能 (HP) RISC-V 处理器:
  - 时钟频率: 最高 240 MHz
  - 五级流水线架构
- 低功耗 (LP) RISC-V 处理器:
  - 时钟频率: 最高 40 MHz
  - 二级流水线架构
- ROM: 320 KB
- HP SRAM: 512 KB

- LP SRAM: 16 KB
- 通过 cache 加速 flash 访问
- 支持 flash 在线编程 (ICP)

### 高级外设接口

- 27 × GPIO 口 (QFN48) 或 19 × GPIO 口 (QFN40)
- 模拟接口:
  - 1 × 12 位 SAR ADC, 多达 6 个通道
  - 1 × 温度传感器
  - 1 × 欠压监测器
  - 1 × 模拟 PAD 电压比较器
- 数字接口:
  - 2 × UART
  - 1 × 低功耗 UART (LP UART)
  - 2 × SPI 接口用于连接 flash
  - 1 × 通用 SPI 接口
  - 1 × I2C
  - 1 × 低功耗 I2C (LP I2C)
  - 1 × I2S
  - 1 × 脉冲计数控制器

- 1 × 高速 USB 2.0 OTG
- 1 × USB 串口/JTAG 控制器
- 2 × TWAI<sup>®</sup> 控制器, 兼容 ISO11898-1 (CAN 规范 2.0)
- 1 × SDIO2.0 从机控制器
- 1 × LED PWM 控制器, 多达 6 个通道
- 1 × 电机控制脉宽调制器 (MCPWM), 多达 6 个通道
- 1 × 红外遥控器 (RMT) (TX/RX)
- 1 × 并行 IO 接口 (PARLIO)
- 1 × 通用 DMA 控制器 (GDMA), 3 个接收通道和 3 个发送通道
- 1 × 比特传输控制器
- 1 × 事件任务矩阵 (ETM)
- 定时器:
  - 1 × 52 位系统定时器
  - 2 × 54 位通用定时器
  - 1 × 48 位 RTC 定时器
  - 3 × 数字看门狗定时器
  - 1 × 模拟看门狗定时器

## 应用

低功耗芯片 ESP32-C5 专为物联网 (IoT) 设备而设计, 应用领域包括:

- 智能家居
- 工业自动化
- 医疗保健
- 消费电子产品
- 智慧农业
- POS 机
- 服务机器人
- 音频设备
- 通用低功耗 IoT 传感器集线器
- 通用低功耗 IoT 数据记录器
- 无线网卡

# 目录

|                          |    |
|--------------------------|----|
| <b>产品概述</b>              | 2  |
| 产品特性                     | 3  |
| 应用                       | 4  |
| <b>1 ESP32-C5 系列型号对比</b> | 10 |
| 1.1 命名规则                 | 10 |
| 1.2 型号对比                 | 10 |
| <b>2 管脚</b>              | 11 |
| 2.1 管脚布局                 | 11 |
| 2.2 管脚概述                 | 13 |
| 2.3 IO 管脚                | 17 |
| 2.3.1 IO MUX 和 GPIO 管脚功能 | 17 |
| 2.3.2 LP IO MUX 功能       | 20 |
| 2.3.3 模拟功能               | 20 |
| 2.3.4 GPIO 和 LP GPIO 的限制 | 22 |
| 2.4 模拟管脚                 | 23 |
| 2.5 电源                   | 24 |
| 2.5.1 电源管脚               | 24 |
| 2.5.2 电源管理               | 24 |
| 2.5.3 芯片上电和复位            | 25 |
| 2.6 Strapping 管脚         | 26 |
| 2.6.1 芯片启动模式控制           | 27 |
| 2.6.2 SDIO 输入采样沿和输出驱动沿控制 | 27 |
| 2.6.3 ROM 日志打印控制         | 28 |
| 2.6.4 JTAG 信号源控制         | 28 |
| 2.7 芯片与 flash 的管脚对应关系    | 30 |
| <b>3 功能描述</b>            | 31 |
| 3.1 CPU 和存储              | 31 |
| 3.1.1 HP CPU             | 31 |
| 3.1.2 LP CPU             | 31 |
| 3.1.3 片上存储               | 32 |
| 3.1.4 封装外 flash          | 32 |
| 3.1.5 存储器映射              | 32 |
| 3.1.6 Cache              | 33 |
| 3.1.7 eFuse 控制器          | 33 |
| 3.1.8 超时保护               | 34 |
| 3.2 系统时钟                 | 34 |
| 3.2.1 CPU 时钟             | 34 |
| 3.2.2 低功耗时钟              | 34 |
| 3.3 模拟外设                 | 34 |

|        |                      |    |
|--------|----------------------|----|
| 3.3.1  | 模/数转换器 (ADC)         | 34 |
| 3.3.2  | 温度传感器                | 35 |
| 3.3.3  | 模拟 PAD 电压比较器         | 35 |
| 3.3.4  | 欠压监测器                | 35 |
| 3.4    | 数字外设                 | 35 |
| 3.4.1  | 通用异步收发器 (UART)       | 35 |
| 3.4.2  | 串行外设接口 (SPI)         | 35 |
| 3.4.3  | I2C 接口               | 36 |
| 3.4.4  | I2S 接口               | 36 |
| 3.4.5  | 脉冲计数控制器 (PCNT)       | 36 |
| 3.4.6  | USB 串口/JTAG 控制器      | 36 |
| 3.4.7  | USB 2.0 OTG 高速接口     | 37 |
| 3.4.8  | TWA <sup>®</sup> 控制器 | 37 |
| 3.4.9  | SDIO 2.0 从机控制器       | 38 |
| 3.4.10 | LED PWM 控制器          | 38 |
| 3.4.11 | 电机控制脉宽调制器 (MCPWM)    | 39 |
| 3.4.12 | 红外遥控器 (RMT)          | 39 |
| 3.4.13 | 并行 IO (PARLIO) 控制器   | 39 |
| 3.4.14 | 通用 DMA 控制器 (GDMA)    | 39 |
| 3.4.15 | 比特传输控制器              | 39 |
| 3.4.16 | 事件任务矩阵 (ETM)         | 40 |
| 3.5    | 射频                   | 40 |
| 3.5.1  | 2.4 & 5 GHz 接收器      | 40 |
| 3.5.2  | 2.4 & 5 GHz 发射器      | 40 |
| 3.5.3  | 时钟生成器                | 41 |
| 3.6    | Wi-Fi                | 41 |
| 3.6.1  | Wi-Fi 射频和基带          | 41 |
| 3.6.2  | Wi-Fi MAC            | 42 |
| 3.6.3  | 联网特性                 | 42 |
| 3.7    | 低功耗蓝牙                | 43 |
| 3.7.1  | 低功耗蓝牙 PHY            | 43 |
| 3.7.2  | 低功耗蓝牙链路控制器           | 43 |
| 3.8    | 802.15.4             | 43 |
| 3.8.1  | 802.15.4 PHY         | 44 |
| 3.8.2  | 802.15.4 MAC         | 44 |
| 3.9    | 低功耗管理                | 44 |
| 3.10   | 定时器                  | 44 |
| 3.10.1 | 系统定时器                | 44 |
| 3.10.2 | 通用定时器                | 45 |
| 3.10.3 | 看门狗定时器               | 45 |
| 3.10.4 | RTC 定时器              | 46 |
| 3.11   | 加密/安全组件              | 46 |
| 3.11.1 | AES 加速器 (AES)        | 46 |
| 3.11.2 | SHA 加速器 (SHA)        | 46 |
| 3.11.3 | RSA 加速器 (RSA)        | 47 |
| 3.11.4 | ECC 加速器 (ECC)        | 47 |

|          |                             |           |
|----------|-----------------------------|-----------|
| 3.11.5   | HMAC 加速器 (HMAC)             | 47        |
| 3.11.6   | 数字签名 (DS)                   | 48        |
| 3.11.7   | 椭圆曲线数字签名算法 (ECDSA)          | 48        |
| 3.11.8   | 片外存储器加密与解密 (XTS_AES)        | 48        |
| 3.11.9   | 安全启动                        | 49        |
| 3.11.10  | 随机数发生器 (RNG)                | 49        |
| 3.11.11  | 密钥管理器                       | 49        |
| 3.11.12  | 访问权限管理 (APM)                | 49        |
| 3.11.13  | TEE 控制器                     | 50        |
| 3.12     | 外设管脚分配                      | 50        |
| <b>4</b> | <b>电气特性</b>                 | <b>54</b> |
| 4.1      | 绝对最大额定值                     | 54        |
| 4.2      | 建议电源条件                      | 54        |
| 4.3      | VDD_SPI 输出特性                | 55        |
| 4.4      | 直流电气特性 (3.3 V, 25 °C)       | 55        |
|          | <b>附录 A – ESP32-C5 管脚总览</b> | <b>56</b> |
|          | <b>修订历史</b>                 | <b>59</b> |

## 表格

|      |                              |    |
|------|------------------------------|----|
| 1-1  | ESP32-C5 系列芯片对比              | 10 |
| 2-1  | QFN48 封装管脚概述                 | 14 |
| 2-2  | QFN40 封装管脚概述                 | 15 |
| 2-3  | QFN48 封装 IO MUX 管脚功能         | 18 |
| 2-4  | QFN40 封装 IO MUX 管脚功能         | 19 |
| 2-5  | LP IO MUX 功能                 | 20 |
| 2-6  | 模拟功能                         | 21 |
| 2-7  | 模拟管脚                         | 23 |
| 2-8  | 电源管脚                         | 24 |
| 2-9  | 电压稳压器                        | 24 |
| 2-10 | 上电和复位时序参数说明                  | 25 |
| 2-11 | Strapping 管脚默认配置             | 26 |
| 2-12 | Strapping 管脚的时序参数说明          | 26 |
| 2-13 | 芯片启动模式控制                     | 27 |
| 2-14 | SDIO 输入采样沿/输出驱动沿控制           | 28 |
| 2-15 | ROM 代码日志打印控制                 | 28 |
| 2-16 | JTAG 信号源控制                   | 29 |
| 2-17 | QFN48 封装芯片与封装外 flash 的管脚对应关系 | 30 |
| 3-1  | 外设和传感器管脚分配                   | 50 |
| 4-1  | 绝对最大额定值                      | 54 |
| 4-2  | 建议电源条件                       | 54 |
| 4-3  | VDD_SPI 内部和输出特性              | 55 |
| 4-4  | 直流电气特性 (3.3 V, 25 °C)        | 55 |
| 4-5  | QFN48 封装管脚总览                 | 56 |
| 4-6  | QFN40 封装管脚总览                 | 58 |



## 插图

|     |                               |    |
|-----|-------------------------------|----|
| 1-1 | ESP32-C5 系列芯片命名规则             | 10 |
| 2-1 | ESP32-C5 管脚布局 (QFN48 封装, 俯视图) | 11 |
| 2-2 | ESP32-C5 管脚布局 (QFN40 封装, 俯视图) | 12 |
| 2-3 | ESP32-C5 电源管理                 | 25 |
| 2-4 | 上电和复位时序参数图                    | 25 |
| 2-5 | Strapping 管脚的时序参数图            | 27 |
| 3-1 | 地址映射结构                        | 33 |

# 1 ESP32-C5 系列型号对比

## 1.1 命名规则




图 1-1. ESP32-C5 系列芯片命名规则

## 1.2 型号对比

表 1-1. ESP32-C5 系列芯片对比

| 订购代码        | 封装内 Flash                    | 环境温度 <sup>1</sup> (°C) | 封装 <sup>2</sup> |
|-------------|------------------------------|------------------------|-----------------|
| ESP32-C5    | — <sup>3</sup>               | -40 ~ 105              | QFN48 (6×6 mm)  |
| ESP32-C5FH4 | 4 MB (Quad SPI) <sup>4</sup> | -40 ~ 105              | QFN40 (5×5 mm)  |

<sup>1</sup> 环境温度指乐鑫芯片外部的推荐环境温度。

<sup>2</sup> 量产版芯片封装为 QFN48 和 QFN40，测试版芯片封装为 QFN68。

<sup>3</sup> 支持在芯片封装外连接 flash，详见章节 3.1.4 封装外 flash。

<sup>4</sup> 更多关于 SPI 模式的信息，请参考章节 2.7 芯片与 flash 的管脚对应关系。

## 2 管脚

### 2.1 管脚布局




图 2-1. ESP32-C5 管脚布局 (QFN48 封装, 俯视图)




图 2-2. ESP32-C5 管脚布局 (QFN40 封装, 俯视图)

## 2.2 管脚概述

ESP32-C5 芯片集成了多个需要与外界通讯的外设。由于芯片封装尺寸小、管脚数量有限，传送所有输入输出信号的唯一方法是管脚多路复用。

总体而言，ESP32-C5 芯片的管脚可分为以下几类：

- **IO 管脚**，具有以下预设功能：
  - 每个 IO 管脚都预设了 **IO MUX 和 GPIO 功能** – 见表 2-3 *QFN48 封装 IO MUX 管脚功能* 或表 2-4 *QFN40 封装 IO MUX 管脚功能*
  - 部分 IO 管脚预设了 **LP IO MUX 功能** – 见表 2-5 *LP IO MUX 功能*
  - 部分管脚预设了 **模拟功能** – 见表 2-6 *模拟功能*

预设功能即每个 IO 管脚直接连接至一组特定的片上外设。运行时，可通过映射寄存器配置连接管脚的外设。

- **模拟管脚**，专用于 **模拟功能** – 见表 2-7 *模拟管脚*
- **电源管脚**，为芯片外设和非电源管脚供电 – 见表 2-8 *电源管脚*

### GPIO 输入模式

GPIO 的输入功能可配置为迟滞或普通模式：

- **迟滞模式** - 在迟滞模式下，GPIO 输入的高低电平的切换阈值与电平切换方向有关，即高电平切换到低电平的电压阈值略低于低电平切换到高电平的电压阈值。
- **普通模式** - GPIO 输入的高低电平的切换阈值与电平切换方向无关，即高低电平的电压阈值一致。

### 表 2-1 QFN48 封装管脚概述 和表 2-2 QFN40 封装管脚概述 说明：

1. 更多信息，详见下文相应章节，或参考附录 A – ESP32-C5 管脚总览。
2. **加粗**功能为默认启动模式下管脚的默认功能，详见章节 2.6.1 *芯片启动模式控制*。
3. **供电管脚**一栏，由 VDD\_SPI 供电的管脚：
  - 电源实际来自给 VDD\_SPI 供电的内部电源轨，详见章节 2.5.2 *电源管理*。
4. 除 GPIO25、GPIO26 的管脚默认驱动电流为 40 mA，其余管脚的默认驱动电流均为 20 mA。
5. **管脚配置**一栏为复位时和复位后预设配置缩写：
  - IE – 输入使能
  - OE – 输出使能
  - WPU – 内部弱上拉电阻使能
  - WPD – 内部弱下拉电阻使能
  - USB\_PU – USB 上拉电阻使能
    - USB 管脚 (GPIO25 和 GPIO26) 默认开启 USB 功能，此时管脚是否上拉由 USB 是否上拉决定。USB 上拉电阻由 USB\_SERIAL\_JTAG\_DP/DM\_PULLUP 控制，该电阻的具体阻值可通过 USB\_SERIAL\_JTAG\_PULLUP\_VALUE 位控制。

- USB 管脚关闭 USB 功能时，用作普通 GPIO。此时，默认禁用管脚内部弱上/下拉电阻，可通过 IO\_MUX\_GPIO\_FUN\_WPU/WPD 配置。

## 6. EFUSE\_DIS\_PAD\_JTAG 的值为

- 0 - 初始默认值，输入使能，内部弱上拉电阻使能 (IE & WPU)
- 1 - 输入使能 (IE)

## 7. 仅限 QFN48 封装芯片提供的管脚

表 2-1. QFN48 封装管脚概述

| 管脚序号 | 管脚名称 <sup>7</sup>   | 管脚类型 <sup>1</sup> | 供电管脚 <sup>3-5</sup> | 管脚配置 <sup>5,6</sup> |                      | 管脚功能 <sup>1,2</sup> |           |        |
|------|---------------------|-------------------|---------------------|---------------------|----------------------|---------------------|-----------|--------|
|      |                     |                   |                     | 复位时                 | 复位后                  | IO MUX              | LP IO MUX | 模拟     |
| 1    | VDDA3P3             | 电源                |                     |                     |                      |                     |           |        |
| 2    | GND                 | 电源                |                     |                     |                      |                     |           |        |
| 3    | VDDA3P3             | 电源                |                     |                     |                      |                     |           |        |
| 4    | XTAL_N              | 模拟                |                     |                     |                      |                     |           |        |
| 5    | XTAL_P              | 模拟                |                     |                     |                      |                     |           |        |
| 6    | VDDD                | 电源                |                     |                     |                      |                     |           |        |
| 7    | CHIP_PU             | 模拟                |                     |                     |                      |                     |           |        |
| 8    | VDDPST1             | 电源                |                     |                     |                      |                     |           |        |
| 9    | XTAL_32K_P          | IO                | VDDPST1             |                     |                      | IO MUX              | LP IO MUX | Analog |
| 10   | XTAL_32K_N          | IO                | VDDPST1             |                     |                      | IO MUX              | LP IO MUX | Analog |
| 11   | MTMS                | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 12   | MTDI                | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 13   | MTCK                | IO                | VDDPST1             |                     | IE, WPU <sup>6</sup> | IO MUX              | LP IO MUX | Analog |
| 14   | MTDO                | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 15   | GPIO6               | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 16   | GPIO7               | IO                | VDDPST1             | IE, WPU             | IE, WPU              | IO MUX              | LP IO MUX |        |
| 17   | GPIO8 <sup>7</sup>  | IO                | VDDPST1             |                     |                      | IO MUX              |           | Analog |
| 18   | GPIO9 <sup>7</sup>  | IO                | VDDPST1             |                     |                      | IO MUX              |           | Analog |
| 19   | USB_OTG_DM          | 模拟                | VDDPST2             |                     |                      |                     |           |        |
| 20   | USB_OTG_DP          | 模拟                | VDDPST2             |                     |                      |                     |           |        |
| 21   | VDDPST2             | 电源                |                     |                     |                      |                     |           |        |
| 22   | U0TXD               | IO                | VDDPST2             |                     | OE, WPU <sup>5</sup> | IO MUX              |           |        |
| 23   | U0RXD               | IO                | VDDPST2             |                     | IE, WPU              | IO MUX              |           |        |
| 24   | SDIO_DATA1          | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 25   | SDIO_DATA0          | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 26   | SDIO_CLK            | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 27   | SDIO_CMD            | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 28   | SDIO_DATA3          | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 29   | SDIO_DATA2          | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 30   | SPICS0 <sup>7</sup> | IO                | VDD_SPI             | WPU                 | IE, WPU              | IO MUX              |           |        |
| 31   | SPIQ <sup>7</sup>   | IO                | VDD_SPI             | WPU                 | IE, WPU              | IO MUX              |           |        |
| 32   | SPIWP <sup>7</sup>  | IO                | VDD_SPI             | WPU                 | IE, WPU              | IO MUX              |           |        |
| 33   | VDD_SPI             | 电源/IO             | —                   |                     |                      | IO MUX              |           | Analog |
| 34   | SPIHD <sup>7</sup>  | IO                | VDD_SPI             | WPU                 | IE, WPU              | IO MUX              |           |        |
| 35   | SPICLK <sup>7</sup> | IO                | VDD_SPI             | WPU                 | IE, WPU              | IO MUX              |           |        |

见下页

表 2-1 – 接上页

| 管脚序号 | 管脚名称 <sup>7</sup> | 管脚类型 <sup>1</sup> | 供电管脚 <sup>3-5</sup> | 管脚配置 <sup>5,6</sup> |            | 管脚功能 <sup>1,2</sup> |           |        |
|------|-------------------|-------------------|---------------------|---------------------|------------|---------------------|-----------|--------|
|      |                   |                   |                     | 复位时                 | 复位后        | IO MUX              | LP IO MUX | 模拟     |
| 36   | SPID <sup>7</sup> | IO                | VDD_SPI             | WPU                 | IE, WPU    | IO MUX              |           |        |
| 37   | VDDPST3           | 电源                |                     |                     |            |                     |           |        |
| 38   | GPIO26            | IO                | VDDPST3             |                     | IE, USB_PU | IO MUX              |           | Analog |
| 39   | GPIO25            | IO                | VDDPST3             |                     | IE         | IO MUX              |           | Analog |
| 40   | VDDA1             | 电源                |                     |                     |            |                     |           |        |
| 41   | VDDA2             | 电源                |                     |                     |            |                     |           |        |
| 42   | ANT_2G            | 模拟                |                     |                     |            |                     |           |        |
| 43   | GND               | 电源                |                     |                     |            |                     |           |        |
| 44   | VDDA3             | 电源                |                     |                     |            |                     |           |        |
| 45   | VDDA4             | 电源                |                     |                     |            |                     |           |        |
| 46   | VDDA5             | 电源                |                     |                     |            |                     |           |        |
| 47   | GND               | 电源                |                     |                     |            |                     |           |        |
| 48   | ANT_5G            | 模拟                |                     |                     |            |                     |           |        |

表 2-2. QFN40 封装管脚概述

| 管脚序号 | 管脚名称       | 管脚类型 <sup>1</sup> | 供电管脚 <sup>3-5</sup> | 管脚配置 <sup>5,6</sup> |                      | 管脚功能 <sup>1,2</sup> |           |        |
|------|------------|-------------------|---------------------|---------------------|----------------------|---------------------|-----------|--------|
|      |            |                   |                     | 复位时                 | 复位后                  | IO MUX              | LP IO MUX | 模拟     |
| 1    | VDDA3P3    | 电源                |                     |                     |                      |                     |           |        |
| 2    | GND        | 电源                |                     |                     |                      |                     |           |        |
| 3    | VDDA3P3    | 电源                |                     |                     |                      |                     |           |        |
| 4    | XTAL_N     | 模拟                |                     |                     |                      |                     |           |        |
| 5    | XTAL_P     | 模拟                |                     |                     |                      |                     |           |        |
| 6    | VDDD       | 电源                |                     |                     |                      |                     |           |        |
| 7    | CHIP_PU    | 模拟                |                     |                     |                      |                     |           |        |
| 8    | VDDPST1    | 电源                |                     |                     |                      |                     |           |        |
| 9    | XTAL_32K_P | IO                | VDDPST1             |                     |                      | IO MUX              | LP IO MUX | Analog |
| 10   | XTAL_32K_N | IO                | VDDPST1             |                     |                      | IO MUX              | LP IO MUX | Analog |
| 11   | MTMS       | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 12   | MTDI       | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 13   | MTCK       | IO                | VDDPST1             |                     | IE, WPU <sup>6</sup> | IO MUX              | LP IO MUX | Analog |
| 14   | MTDO       | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 15   | GPIO6      | IO                | VDDPST1             | IE                  | IE                   | IO MUX              | LP IO MUX | Analog |
| 16   | GPIO7      | IO                | VDDPST1             | IE, WPU             | IE, WPU              | IO MUX              | LP IO MUX |        |
| 17   | USB_OTG_DM | 模拟                | VDDPST2             |                     |                      |                     |           |        |
| 18   | USB_OTG_DP | 模拟                | VDDPST2             |                     |                      |                     |           |        |
| 19   | VDDPST2    | 电源                |                     |                     |                      |                     |           |        |
| 20   | U0TXD      | IO                | VDDPST2             |                     | OE, WPU <sup>5</sup> | IO MUX              |           |        |
| 21   | U0RXD      | IO                | VDDPST2             |                     | IE, WPU              | IO MUX              |           |        |
| 22   | SDIO_DATA1 | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 23   | SDIO_DATA0 | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 24   | SDIO_CLK   | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 25   | SDIO_CMD   | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |
| 26   | SDIO_DATA3 | IO                | VDDPST2             |                     | IE                   | IO MUX              |           |        |

见下页

表 2-2 – 接上页

| 管脚<br>序号 | 管脚<br>名称   | 管脚<br>类型 <sup>1</sup> | 供电<br>管脚 <sup>3-5</sup> | 管脚配置 <sup>5,6</sup> |            | 管脚功能 <sup>1,2</sup> |           |        |
|----------|------------|-----------------------|-------------------------|---------------------|------------|---------------------|-----------|--------|
|          |            |                       |                         | 复位时                 | 复位后        | IO MUX              | LP IO MUX | 模拟     |
| 27       | SDIO_DATA2 | IO                    | VDDPST2                 |                     | IE         | IO MUX              |           |        |
| 28       | VDD_SPI    | 电源/IO                 | —                       |                     |            | IO MUX              |           | Analog |
| 29       | GPIO25     | IO                    | VDDPST3                 |                     | IE         | IO MUX              |           | Analog |
| 30       | GPIO26     | IO                    | VDDPST3                 |                     | IE, USB_PU | IO MUX              |           | Analog |
| 31       | VDDPST3    | 电源                    |                         |                     |            |                     |           |        |
| 32       | VDDA1      | 电源                    |                         |                     |            |                     |           |        |
| 33       | VDDA2      | 电源                    |                         |                     |            |                     |           |        |
| 34       | ANT_2G     | 模拟                    |                         |                     |            |                     |           |        |
| 35       | GND        | 电源                    |                         |                     |            |                     |           |        |
| 36       | VDDA3      | 电源                    |                         |                     |            |                     |           |        |
| 37       | VDDA4      | 电源                    |                         |                     |            |                     |           |        |
| 38       | VDDA5      | 电源                    |                         |                     |            |                     |           |        |
| 39       | GND        | 电源                    |                         |                     |            |                     |           |        |
| 40       | ANT_5G     | 模拟                    |                         |                     |            |                     |           |        |



## 2.3 IO 管脚

### 2.3.1 IO MUX 和 GPIO 管脚功能

ESP32-C5 的管脚可分配表 2-3 QFN48 封装 IO MUX 管脚功能 或表 2-4 QFN40 封装 IO MUX 管脚功能 列出的任一 IO MUX 功能 (F0-F2)。

每组 IO MUX 功能都有通用输入/输出功能 (如 GPIO0、GPIO1 等)。若分配给一个管脚 GPIO 功能，则该管脚的信号通过 GPIO 交换矩阵传输。GPIO 交换矩阵包含内部信号传输线路，用于映射信号，可以赋予管脚任一 IO MUX 功能。这种映射虽然灵活，但可能影响传输信号的速度和延迟。

表 2-3 QFN48 封装 IO MUX 管脚功能 和表 2-4 QFN40 封装 IO MUX 管脚功能 说明：

1. **加粗**表示默认启动模式下的默认管脚功能，详见章节 2.6.1 芯片启动模式控制。
2. **高亮**的单元格，详见章节 2.3.4 GPIO 和 LP GPIO 的限制。
3. 每个 IO MUX 功能 ( $F_n$ ,  $n = 0 \sim 2$ ) 均对应一个“类型”。以下是各个“类型”的含义：
  - I – 输入。O – 输出。T – 高阻。
  - I1 – 输入；如果该管脚分配了  $F_n$  以外的功能，则  $F_n$  的输入信号恒为 1。
  - IO – 输入；如果该管脚分配了  $F_n$  以外的功能，则  $F_n$  的输入信号恒为 0。
4. 功能名称：

|         |                          |                  |
|---------|--------------------------|------------------|
| GPIO... | 通用输入输出，信号通过 GPIO 交换矩阵传输。 |                  |
| U...RXD | }                        | UART0/1 接收/发送信号。 |
| U...TXD |                          |                  |
| SDIO... | SDIO 接口信号。               |                  |

5. 功能组（详见表格标识）：
  - a. 用于调试功能的 JTAG 接口。
  - b. 用于调试功能的 UART 接口。
  - c. 用于连接封装内或封装外 flash 的 SPI0/1 接口。参见章节 2.7 芯片与 flash 的管脚对应关系。
  - d. 用于快速 SPI 传输的 SPI2 主接口。其中 FSPICS0 可在主机或从机模式下作为输出或输入信号使用，FSPICS1 ~ FSPICS5 可在主机模式下作为输出信号使用。

表 2-3. QFN48 封装 IO MUX 管脚功能

| 管脚<br>序号 | IO MUX /<br>GPIO 名称 | IO MUX 功能                |        |        |       |         |        |
|----------|---------------------|--------------------------|--------|--------|-------|---------|--------|
|          |                     | 0                        | 类型     | 1      | 类型    | 2       | 类型     |
| 9        | GPIO0               | GPIO0                    | I/O/T  | GPIO0  | I/O/T |         |        |
| 10       | GPIO1               | GPIO1 <sup>5a</sup>      | I/O/T  | GPIO1  | I/O/T |         |        |
| 11       | GPIO2               | MTMS                     | I1     | GPIO2  | I/O/T | FSPIQ   | I1/O/T |
| 12       | GPIO3               | MTDI                     | I1     | GPIO3  | I/O/T |         | I1/O/T |
| 13       | GPIO4               | MTCK                     | I1     | GPIO4  | I/O/T | FSPiHD  | I1/O/T |
| 14       | GPIO5               | MTDO                     | O/T    | GPIO5  | I/O/T | FSPiWP  | I1/O/T |
| 15       | GPIO6               | GPIO6                    | I/O/T  | GPIO6  | I/O/T | FSPiCLK | I1/O/T |
| 16       | GPIO7               | GPIO7                    | I/O/T  | GPIO7  | I/O/T | FSPiD   | I1/O/T |
| 17       | GPIO8               | GPIO8                    | I/O/T  | GPIO8  | I/O/T |         |        |
| 18       | GPIO9               | GPIO9 <sup>5b</sup>      | I/O/T  | GPIO9  | I/O/T |         |        |
| 22       | GPIO10              | U0TXD                    | O      | GPIO10 | I/O/T |         |        |
| 23       | GPIO11              | U0RXD                    | I1     | GPIO11 | I/O/T |         |        |
| 24       | GPIO12              | SDIO_DATA1               | I1/O/T | GPIO12 | I/O/T | FSPiCS0 | I1/O/T |
| 25       | GPIO13              | SDIO_DATA0               | I1/O/T | GPIO13 | I/O/T | FSPiCS1 | O/T    |
| 26       | GPIO14              | SDIO_CLK                 | I1     | GPIO14 | I/O/T | FSPiCS2 | O/T    |
| 27       | GPIO15              | SDIO_CMD                 | I1/O/T | GPIO15 | I/O/T | FSPiCS3 | O/T    |
| 28       | GPIO16              | SDIO_DATA3               | I1/O/T | GPIO16 | I/O/T | FSPiCS4 | O/T    |
| 29       | GPIO17              | SDIO_DATA2 <sup>5c</sup> | I1/O/T | GPIO17 | I/O/T | FSPiCS5 | O/T    |
| 30       | GPIO18              | SPiCS0                   | O/T    | GPIO18 | I/O/T |         |        |
| 31       | GPIO19              | SPiQ                     | I1/O/T | GPIO19 | I/O/T |         |        |
| 32       | GPIO20              | SPiWP                    | I1/O/T | GPIO20 | I/O/T |         |        |
| 33       | GPIO21              | GPIO21 <sup>5c</sup>     | I/O/T  | GPIO21 | I/O/T |         |        |
| 34       | GPIO22              | SPiHD                    | I1/O/T | GPIO22 | I/O/T |         |        |
| 35       | GPIO23              | SPiCLK                   | O/T    | GPIO23 | I/O/T |         |        |
| 36       | GPIO24              | SPiD                     | I1/O/T | GPIO24 | I/O/T |         |        |
| 38       | GPIO26              | GPIO26                   | I/O/T  | GPIO26 | I/O/T |         |        |
| 39       | GPIO25              | GPIO25                   | I/O/T  | GPIO25 | I/O/T |         |        |

表 2-4. QFN40 封装 IO MUX 管脚功能

| 管脚<br>序号 | IO MUX /<br>GPIO 名称 | IO MUX 功能           |        |        |       |         |        |
|----------|---------------------|---------------------|--------|--------|-------|---------|--------|
|          |                     | 0                   | 类型     | 1      | 类型    | 2       | 类型     |
| 9        | GPIO0               | GPIO0               | I/O/T  | GPIO0  | I/O/T |         |        |
| 10       | GPIO1               | GPIO1 <sup>5a</sup> | I/O/T  | GPIO1  | I/O/T |         |        |
| 11       | GPIO2               | MTMS                | I1     | GPIO2  | I/O/T | FSPIQ   | I1/O/T |
| 12       | GPIO3               | MTDI                | I1     | GPIO3  | I/O/T |         | I1/O/T |
| 13       | GPIO4               | MTCK                | I1     | GPIO4  | I/O/T | FSPiHD  | I1/O/T |
| 14       | GPIO5               | MTDO                | O/T    | GPIO5  | I/O/T | FSPiWP  | I1/O/T |
| 15       | GPIO6               | GPIO6               | I/O/T  | GPIO6  | I/O/T | FSPiCLK | I1/O/T |
| 16       | GPIO7               | GPIO7 <sup>5b</sup> | I/O/T  | GPIO7  | I/O/T | FSPiD   | I1/O/T |
| 20       | GPIO10              | U0TXD               | O      | GPIO10 | I/O/T |         |        |
| 21       | GPIO11              | U0RXD               | I1     | GPIO11 | I/O/T |         |        |
| 22       | GPIO12              | SDIO_DATA1          | I1/O/T | GPIO12 | I/O/T | FSPiCS0 | I1/O/T |
| 23       | GPIO13              | SDIO_DATA0          | I1/O/T | GPIO13 | I/O/T | FSPiCS1 | O/T    |
| 24       | GPIO14              | SDIO_CLK            | I1     | GPIO14 | I/O/T | FSPiCS2 | O/T    |
| 25       | GPIO15              | SDIO_CMD            | I1/O/T | GPIO15 | I/O/T | FSPiCS3 | O/T    |
| 26       | GPIO16              | SDIO_DATA3          | I1/O/T | GPIO16 | I/O/T | FSPiCS4 | O/T    |
| 27       | GPIO17              | SDIO_DATA2          | I1/O/T | GPIO17 | I/O/T | FSPiCS5 | O/T    |
| 28       | GPIO21              | GPIO21              | I/O/T  | GPIO21 | I/O/T |         |        |
| 29       | GPIO25              | GPIO25              | I/O/T  | GPIO25 | I/O/T |         |        |
| 30       | GPIO26              | GPIO26              | I/O/T  | GPIO26 | I/O/T |         |        |

### 2.3.2 LP IO MUX 功能

LP IO MUX 主要用于 LP 数字系统的 LP CPU 以及低功耗外设，LP IO MUX 功能及数据的输入/输出由 LP CPU 配置。当 HP 数字系统关闭时，LP 数字系统仍可独立运行。

表 2-5 LP IO MUX 功能 说明:

1. **加粗**表示默认启动模式下的默认管脚功能，详见章节 2.6.1 芯片启动模式控制。
2. **高亮**的单元格，详见章节 2.3.4 GPIO 和 LP GPIO 的限制。
3. 功能名称:

LP\_GPIO... 由 LP CPU 配置的通用输入/输出。

LP\_UART... LP UART 功能。

LP\_I2C... LP I2C 功能。

表 2-5. LP IO MUX 功能

| 管脚<br>序号 | LP IO<br>名称     | LP IO MUX 功能 |              |
|----------|-----------------|--------------|--------------|
|          |                 | 0            | 1            |
| 9        | LP_GPIO0        | LP_GPIO0     | LP_UART_DTRN |
| 10       | LP_GPIO1        | LP_GPIO1     | LP_UART_DSRN |
| 11       | LP_GPIO2        | LP_GPIO2     | LP_UART_RTSN |
| 12       | LP_GPIO3        | LP_GPIO3     | LP_UART_CTSN |
| 13       | <b>LP_GPIO4</b> | LP_GPIO4     | LP_UART_RXD  |
| 14       | <b>LP_GPIO5</b> | LP_GPIO5     | LP_UART_TXD  |
| 15       | LP_GPIO6        | LP_GPIO6     | LP_I2C_SDA   |
| 16       | LP_GPIO7        | LP_GPIO7     | LP_I2C_SCL   |

### 2.3.3 模拟功能

表 2-6 模拟功能 说明:

1. **加粗**表示 SPI Boot 模式下默认管脚功能。
2. **高亮**的单元格，详见章节 2.3.4 GPIO 和 LP GPIO 的限制。
3. 功能名称:

XTAL\_32K\_P } 连接 ESP32-C5 有源晶振的外部 32 kHz 时钟输入/输出。  
 XTAL\_32K\_N } P/N 指差分时钟负极/正极端。

ADC1\_CH... ADC1 的模拟数字转换通道。

USB\_D- } USB 串口/JTAG 功能。USB 信号为差分信号，通过一对 D+ 和 D- 线传  
 USB\_D+ } 输。

PAD\_COMP0 } 模拟 PAD 电压比较器。  
 PAD\_COMP1 }

表 2-6. 模拟功能

| QFN48<br>管脚序号 | QFN40<br>管脚序号 | 模拟<br>IO 名称 | 模拟功能           |          |
|---------------|---------------|-------------|----------------|----------|
|               |               |             | 0              | 1        |
| 9             | 9             | GPIO0       | XTAL_32K_P     |          |
| 10            | 10            | GPIO1       | XTAL_32K_N     | ADC1_CH0 |
| 11            | 11            | GPIO2       |                | ADC1_CH1 |
| 12            | 12            | GPIO3       |                | ADC1_CH2 |
| 13            | 13            | GPIO4       |                | ADC1_CH3 |
| 14            | 14            | GPIO5       |                | ADC1_CH4 |
| 15            | 15            | GPIO6       |                | ADC1_CH5 |
| 17            | —             | GPIO8       | PAD_COMP0      |          |
| 18            | —             | GPIO9       | PAD_COMP1      |          |
| 33            | 28            | GPIO21      | <b>VDD_SPI</b> |          |
| 39            | 29            | GPIO25      | <b>USB_D-</b>  |          |
| 38            | 30            | GPIO26      | <b>USB_D+</b>  |          |

### 2.3.4 GPIO 和 LP GPIO 的限制

ESP32-C5 的所有 IO 管脚都有 GPIO 功能，部分还具有 LP GPIO 功能。不过，所有管脚都已多路复用，有其他重要功能。选择用于通用输入输出的管脚时应当考虑这一点。

章节 2.3 [IO 管脚](#) 的表格中，部分管脚功能有 **高亮** 标记。推荐优先使用没有高亮的 GPIO 或 LP GPIO 管脚。如需更多管脚，请谨慎选择高亮的 GPIO 或 LP GPIO 管脚，避免与重要功能冲突。

高亮的 IO 管脚有以下重要功能：

- **GPIO** – 用于与 flash 通讯，不建议作其他用途。更多信息，详见章节 2.7 [芯片与 flash 的管脚对应关系](#)。
- **GPIO** – 具有以下重要功能之一：
  - **Strapping 管脚** – 启动时逻辑电平需为特定值。详见章节 2.6 [Strapping 管脚](#)。
  - **USB\_D+/-** – 默认情况下连接 USB 串口/JTAG 控制器。此类管脚需重新配置，方可用作 GPIO。
  - **JTAG 接口** – 通常用于调试功能。详见表 2-3 [QFN48 封装 IO MUX 管脚功能](#) 或表 2-4 [QFN40 封装 IO MUX 管脚功能](#) 的说明 5a。要释放这类管脚，可用 USB 串口/JTAG 控制器的 USB\_D+/- 功能代替。详见章节 2.6.4 [JTAG 信号源控制](#)。
  - **UART 接口** – 通常用于调试功能。详见表 2-3 [QFN48 封装 IO MUX 管脚功能](#) 或表 2-4 [QFN40 封装 IO MUX 管脚功能](#) 的说明 5b。

附录 A – [ESP32-C5 管脚总览](#) 也可参考。

## 2.4 模拟管脚

表 2-7. 模拟管脚

| QFN48<br>管脚序号 | QFN40<br>管脚序号 | 管脚<br>名称   | 管脚<br>类型 | 管脚<br>功能   |
|---------------|---------------|------------|----------|--|
| 4             | 4             | XTAL_N     | —        | 连接芯片有源晶振或无源晶振的外部时钟输入/输出。<br>P/N 指差分时钟负/正极端。          |
| 5             | 5             | XTAL_P     | —        |  |
| 7             | 7             | CHIP_PU    | —        | 高电平：芯片使能（上电）；<br>低电平：芯片关闭（掉电）；<br>注意不能让 CHIP_PU 管脚浮空 |
| 19            | 17            | USB_OTG_DM | I/O      | USB_OTG 输入/输出  |
| 20            | 18            | USB_OTG_DP | I/O      | USB_OTG 输入/输出  |
| 42            | 34            | ANT_2G     | I/O      | 射频输入/输出  |
| 48            | 40            | ANT_5G     | I/O      | 射频输入/输出  |

## 2.5 电源

### 2.5.1 电源管脚

表 2-8 电源管脚 列举了为芯片供电的电源管脚。

表 2-8. 电源管脚

| QFN48<br>管脚序号 | QFN40<br>管脚序号 | 管脚<br>名称             | 方向 | 电源 <sup>1,2</sup> |                    |
|---------------|---------------|----------------------|----|-------------------|--------------------|
|               |               |                      |    | 电源域/其他            | IO 管脚 <sup>4</sup> |
| 1             | 1             | VDDA3P3              | 输入 | 模拟电源域             |                    |
| 2             | 2             | GND                  | —  | 外部接地              |                    |
| 3             | 3             | VDDA3P3              | 输入 | 模拟电源域             |                    |
| 6             | 6             | VDDD                 | 输入 | 模拟电源域             |                    |
| 8             | 8             | VDDPST1              | 输入 | 数字电源域, 给 LP 数字域供电 | LP IO              |
| 21            | 19            | VDDPST2              | 输入 | HP 数字/部分模拟管脚电源域   | HP IO              |
| 33            | 28            | VDD_SPI <sup>3</sup> | 输入 | 封装内 flash (备用电源线) |                    |
|               |               |                      | 输出 | 封装内和封装外 flash     |                    |
| 37            | 31            | VDDPST3              | 输入 | 数字电源域, 给 HP 数字域供电 | HP IO              |
| 40            | 32            | VDDA1                | 输入 | 模拟电源域             |                    |
| 41            | 33            | VDDA2                | 输入 | 模拟电源域             |                    |
| 43            | 35            | GND                  | —  | 外部接地              |                    |
| 44            | 36            | VDDA3                | 输入 | 模拟电源域             |                    |
| 45            | 37            | VDDA4                | 输入 | 模拟电源域             |                    |
| 46            | 38            | VDDA5                | 输入 | 模拟电源域             |                    |
| 47            | 39            | GND                  | —  | 外部接地              |                    |

<sup>1</sup> 请结合章节 2.5.2 电源管理 阅读。

<sup>2</sup> 电压、电流的推荐值和最大值, 详见章节 4.1 绝对最大额定值 和章节 4.2 建议电源条件。

<sup>3</sup> 配置 VDD\_SPI 为输入或输出。

<sup>4</sup> LP IO 管脚即由 VDDPST1 供电的管脚, 如图 2-3 ESP32-C5 电源管理 所示, 也可参考表 2-1 QFN48 封装管脚概述 或表 2-2 QFN40 封装管脚概述 > 供电管脚一栏所示。

### 2.5.2 电源管理

电源管理如图 2-3 ESP32-C5 电源管理 所示。

芯片上的元器件通过电压稳压器供电。

表 2-9. 电压稳压器

| 电压稳压器 | 输出    | 电源     |
|-------|-------|--------|
| HP    | 1.1 V | HP 电源域 |
| LP    | 1.1 V | LP 电源域 |






图 2-3. ESP32-C5 电源管理

### 2.5.3 芯片上电和复位

芯片上电后，其电源轨需要一点时间方可稳定。之后，用于上电和复位的管脚 CHIP\_PU 拉高，激活芯片。更多关于 CHIP\_PU 及上电和复位时序的信息，请见图 2-4 和表 2-10。




图 2-4. 上电和复位时序参数图

表 2-10. 上电和复位时序参数说明

| 参数         | 说明   | 最小值 ( $\mu\text{s}$ ) |
|------------|--|-----------------------|
| $t_{STBL}$ | CHIP_PU 管脚拉高激活芯片前, VDDA3P3、VDDPST1、VDDPST2、VDDA1 和 VDDA2 达到稳定所需的时间 | 50                    |
| $t_{RST}$  | CHIP_PU 电平低于 $V_{IL\_nRST}$ (具体数值参考表 4-4) 从而复位芯片的时间                | 50                    |

## 2.6 Strapping 管脚

芯片每次上电或复位时，都需要一些初始配置参数，如加载芯片的启动模式等。这些参数通过 strapping 管脚控制。复位放开后，strapping 管脚和普通 IO 管脚功能相同。

芯片复位时，strapping 管脚在复位时控制以下参数：

- 芯片启动模式 – GPIO6 和 GPIO7
- SDIO 输入采样沿和输出驱动沿 – MTMS 和 MTDI
- ROM 代码日志打印 – GPIO6
- JTAG 信号源 – MTDO

GPIO7 在芯片复位时连接芯片内部的弱上拉电阻。如果 GPIO7 管脚没有外部连接或者连接的外部线路处于高阻抗状态，内部弱上拉将决定 GPIO7 的默认值。电阻阻值详见章节 4.4 直流电气特性 (3.3 V, 25 °C)。

表 2-11. Strapping 管脚默认配置

| Strapping 管脚 | 默认配置 | 值 |
|--------------|------|---|
| GPIO6        | 浮空   | – |
| GPIO7        | 上拉   | 1 |
| MTMS         | 浮空   | – |
| MTDI         | 浮空   | – |
| MTDO         | 浮空   | – |

要改变 strapping 管脚的值，可以连接外部下拉/上拉电阻。如果 ESP32-C5 用作主机 MCU 的从设备，strapping 管脚的电平也可通过主机 MCU 控制。

所有 strapping 管脚都有锁存器。系统复位时，锁存器采样并存储相应 strapping 管脚的值，一直保持到芯片掉电或关闭。锁存器的状态无法用其他方式更改。因此，strapping 管脚的值在芯片工作时一直可读取，并可在芯片复位后作为普通 IO 管脚使用。

strapping 管脚的时序参数包括 建立时间和 保持时间。更多信息，详见表 2-12 和图 2-5。

表 2-12. Strapping 管脚的时序参数说明

| 参数       | 说明  | 最小值 (ms) |
|----------|---|----------|
| $t_{SU}$ | 建立时间，即拉高 CHIP_PU 激活芯片前，电源轨达到稳定所需的时间                                 | 0        |
| $t_H$    | 保持时间，即 CHIP_PU 已拉高、strapping 管脚变为普通 IO 管脚开始工作前，可读取 strapping 管脚值的时间 | 3        |




图 2-5. Strapping 管脚的时序参数图

### 2.6.1 芯片启动模式控制

复位释放后，GPIO6 和 GPIO7 共同决定启动模式。详见表 2-13 芯片启动模式控制。

表 2-13. 芯片启动模式控制

| 启动模式                                   | GPIO6  | GPIO7  |
|--|--------|--------|
| 默认配置                                   | - (浮空) | 1 (上拉) |
| <b>SPI Boot (默认)</b>                   | 任意值    | 1      |
| <b>Joint Download Boot<sup>1</sup></b> | 1      | 0      |

<sup>1</sup> Joint Download Boot 模式下支持以下下载方式：

- USB-Serial-JTAG Download Boot
- UART Download Boot
- SDIO Download Boot

在 SPI Boot 模式下，ROM 引导加载程序通过从 SPI flash 中读取程序来启动系统。

在 Joint Download Boot 模式下，用户可通过 UART0、USB 或 SDIO 接口将二进制文件下载至 flash，或将二进制文件下载至 SRAM 并运行 SRAM 中的程序。

除了 SPI Boot 和 Joint Download Boot 模式，ESP32-C5 还支持 SPI Download Boot 模式。

### 2.6.2 SDIO 输入采样沿和输出驱动沿控制

MTMS 和 MTDI 管脚可用于调节 SDIO 输入采样沿和输出驱动沿。详见表 2-14 SDIO 输入采样沿/输出驱动沿控制。

表 2-14. SDIO 输入采样沿/输出驱动沿控制

| MTMS   | MTDI   | 沿控制        |
|--------|--------|------------|
| – (浮空) | – (浮空) | 默认配置       |
| 0      | 0      | 下降沿采样下降沿输出 |
| 0      | 1      | 下降沿采样上升沿输出 |
| 1      | 0      | 上升沿采样下降沿输出 |
| 1      | 1      | 上升沿采样上升沿输出 |

### 2.6.3 ROM 日志打印控制

系统启动过程中，ROM 代码日志可打印至：

- (默认) UART0 和 USB 串口/JTAG 控制器
- UART0
- USB 串口/JTAG 控制器

EFUSE\_UART\_PRINT\_CONTROL 和 GPIO6 控制 ROM 日志打印至 **UART0**，如表 2-15 ROM 代码日志打印控制所示。

表 2-15. ROM 代码日志打印控制

| Register <sup>1</sup> | eFuse <sup>2</sup> | GPIO6          | ROM 代码日志打印                |
|-----------------------|--------------------|----------------|---------------------------|
| 0                     | 0(0b00)            | x <sup>3</sup> | 启动过程中，ROM 代码日志始终打印至 UART0 |
|                       | 1(0b01)            | 0              | 启动过程中使能打印                 |
|                       |                    | 1              | 启动过程中关闭打印                 |
|                       | 2(0b10)            | 0              | 启动过程中关闭打印                 |
|                       |                    | 1              | 启动过程中使能打印                 |
| 3(0b11)               | x                  | 启动过程中关闭打印      |                           |
| 1                     | x                  | x              | 启动过程中关闭打印                 |

<sup>1</sup> 寄存器：LP\_AON\_STORE4\_REG[0]

<sup>2</sup> eFuse: EFUSE\_UART\_PRINT\_CONTROL

<sup>3</sup> x: x 表示该值被忽略，任何取值不影响该状态。

EFUSE\_DIS\_USB\_SERIAL\_JTAG\_ROM\_PRINT 控制打印至 **USB 串口/JTAG 控制器**。该位为 1 时禁用打印至 USB 串口/JTAG 控制器。该位为 0，且 USB 串口/JTAG 控制器已通过 EFUSE\_DIS\_USB\_SERIAL\_JTAG 开启，ROM 日志可打印到 USB 串口/JTAG 控制器。

### 2.6.4 JTAG 信号源控制

在系统启动早期阶段，MTDO 可用于控制 JTAG 信号源。该管脚没有内部上下拉电阻，strapping 的值必须由不处于高阻抗状态的外部电路控制。

如表 2-16 所示，MTDO 与 EFUSE\_DIS\_PAD\_JTAG、EFUSE\_DIS\_USB\_JTAG 和 EFUSE\_JTAG\_SEL\_ENABLE 共同控制 JTAG 信号源。

表 2-16. JTAG 信号源控制

| eFuse 1 <sup>1</sup> | eFuse 2 <sup>2</sup> | eFuse 3 <sup>3</sup> | MTDO           | JTAG 信号源                      |
|----------------------|----------------------|----------------------|----------------|-------------------------------|
| 0                    | 0                    | 0                    | x <sup>4</sup> | USB 串口/JTAG 控制器               |
|                      |                      | 1                    | 0              | JTAG 管脚 MTDI、MTCK、MTMS 和 MTDO |
|                      |                      |                      |                | 1                             |
| 0                    | 1                    | x                    | x              | JTAG 管脚 MTDI、MTCK、MTMS 和 MTDO |
| 1                    | 0                    | x                    | x              | USB 串口/JTAG 控制器               |
| 1                    | 1                    | x                    | x              | JTAG 关闭                       |

<sup>1</sup> eFuse 1: EFUSE\_DIS\_PAD\_JTAG

<sup>2</sup> eFuse 2: EFUSE\_DIS\_USB\_JTAG

<sup>3</sup> eFuse 3: EFUSE\_JTAG\_SEL\_ENABLE

<sup>4</sup> x: x 表示该值被忽略，任何取值不影响该状态。

## 2.7 芯片与 flash 的管脚对应关系

表 2-17 列出了所有 SPI 模式下芯片与封装外 flash 管脚的推荐连接关系。

封装内带有 flash 的芯片变型（即 QFN40 封装版本，见表 1-1 ESP32-C5 系列芯片对比），与封装内 flash 连接的管脚未引出，但连接关系也可参考表 2-17。

更多关于 SPI 控制器的信息，可参考章节 3.4.2 串行外设接口 (SPI)。

**注意：**

不建议将连接 flash 的管脚用于其他用途。

表 2-17. QFN48 封装芯片与封装外 flash 的管脚对应关系

| QFN48<br>管脚序号 | 管脚名称   | 单线 SPI<br>Flash | 双线 SPI<br>Flash | 四线 SPI<br>Flash |
|---------------|--------|-----------------|-----------------|-----------------|
| 35            | SPICLK | CLK             | CLK             | CLK             |
| 30            | SPICS0 | CS#             | CS#             | CS#             |
| 36            | SPID   | MOSI            | SIO0            | SIO0            |
| 31            | SPIQ   | MISO            | SIO1            | SIO1            |
| 32            | SPIWP  | WP#             |                 | SIO2            |
| 34            | SPIHD  | HOLD#           |                 | SIO3            |

<sup>1</sup> SIO: 串行输入输出 (Serial Data Input and Output)

## 3 功能描述

本章描述 ESP32-C5 的各个功能模块。

### 3.1 CPU 和存储

#### 3.1.1 HP CPU

ESP32-C5 搭载一个高性能 (HP) RISC-V 32 位处理器，具有以下特性：

- 五级流水线架构，支持 240 MHz 的时钟频率
- [RV32IMAC ISA](#) (指令集架构)
- 支持双周期流水线乘法器和基 4 SRT 除法器
- 支持 Zc 扩展 (Zcb, Zcmp, Zcmt)
- 支持自定义硬件循环指令 (Xhwlp)
- 兼容 RISC-V 处理器核局部中断 (CLINT)
- 兼容 RISC-V 处理器核局部中断控制器 (CLIC)
- 支持分支预测功能 BHT, BTB 与 RAS
- 支持最多 3 个硬件断点/观察点
- 支持最多 16 个 PMP/PMA 区域
- 支持两个特权模式：机器模式与用户模式
- 用于调试的 USB/JTAG 接口
- 兼容 RISC-V 调试规范 v0.13
- 支持与 RISC-V Trace 规范 v2.0 兼容的 trace 离线调试

#### 3.1.2 LP CPU

ESP32-C5 搭载一个低功耗 (LP) RISC-V 32 位处理器。LP CPU 可以用于在正常工作模式下协助 HP CPU，也可以用于在系统休眠时代替 HP CPU 来执行任务。LP CPU 和 LP 存储器在 Deep-sleep 模式下仍保持工作状态。因此，开发者可以将 LP CPU 的程序存放在 LP 存储器中，使其能够在 Deep-sleep 模式下访问 LP IO、LP 外设、Real-Time 定时器。

**LP CPU 具有以下特性：**

- 二级流水线架构，支持最高 40 MHz 的时钟频率
- [RV32IMAC ISA](#) (指令集架构)
- 3-4 周期乘法器和迭代除法器
- 支持自定义向量中断
- 支持最多 2 个硬件断点/观察点
- 支持 JTAG 调试
- 支持 RISC-V 调试规范 v0.13

- 支持被主 CPU、专用定时器、LP IO 启动

### 3.1.3 片上存储

ESP32-C5 片上存储包括:

- **320 KB 的 ROM:** 用于程序启动和内核功能调用
- **HP 存储器:** 为 512 KB 的 SRAM, 用于数据和指令存储
- **LP 存储器:** 为 16 KB 的 SRAM, 可被 HP CPU 或 LP CPU 访问, 在 Deep-sleep 模式下可以保存数据
- **4 Kbit 的 eFuse:** 其中 1792 位保留给您使用, 例如用于存储密钥和设备 ID
- **封装内 flash:** 不同型号有区别, 详见章节 1 [ESP32-C5 系列型号对比](#)

### 3.1.4 封装外 flash

ESP32-C5 支持以 SPI、Dual SPI、Quad SPI、QPI 等接口形式在芯片封装外连接 flash。

CPU 的指令空间、只读数据空间可以映射到封装外 flash, 封装外 flash 可以最大支持 16 MB。ESP32-C5 支持基于 XTS-AES 的硬件加解密功能, 从而保护开发者 flash 中的程序和数据。

通过高速缓存, ESP32-C5 一次最多可以同时有:

- 16 MB 的指令空间以 64 KB 的块映射到 flash, 支持 32 位取指
- 16 MB 的数据空间以 64 KB 的块映射到 flash, 支持 8 位、16 位和 32 位读取

**说明:**

ESP32-C5 芯片启动完成后, 软件可以自定义封装外 flash 到 CPU 地址空间的映射。

### 3.1.5 存储器映射

ESP32-C5 的地址映射结构如图 3-1 所示。






图 3-1. 地址映射结构

### 3.1.6 Cache

ESP32-C5 采用八路组相连只读 cache 结构，具有以下特性：

- cache 的大小为 32 KB
- 支持 pre-load 功能
- 支持 lock 功能
- 支持关键字优先 (critical word first) 和提前重启 (early restart)

### 3.1.7 eFuse 控制器

ESP32-C5 内有一块 4 Kbit 的 eFuse，其中存储着参数内容。eFuse 控制器按照用户配置完成对 eFuse 中各参数中的烧写。eFuse 控制器支持以下特性：

- 4 Kbit 总存储空间，其中 1792 位可供用户使用，如存储加密密钥、用户 ID 等
- 一次性可编程存储
- 烧写保护可配置
- 读取保护可配置
- 多种硬件编码方式保护参数内容

### 3.1.8 超时保护

ESP32-C5 共集成 3 个超时保护模块，分别位于 CPU 外设、HP 外设和 LP 外设中，可避免总线访问卡死的情况，具有以下特性：

- 集成可配置 16 位超时周期计数器
- 支持中断
- 支持异常信息记录

## 3.2 系统时钟

### 3.2.1 CPU 时钟

CPU 时钟有三种可能的时钟源：

- 外置主晶振时钟
- 内置快速 RC 振荡器时钟（通常为 20 MHz，频率可调节）
- PLL 时钟

应用程序可以在外置主晶振、PLL 时钟和内置快速 RC 振荡器时钟中选择一个作为时钟源。根据不同的应用程序，被选择的时钟源直接或在分频之后驱动 CPU 时钟。CPU 一旦发生复位后，CPU 的时钟源默认选择为外置主晶振时钟，且分频系数为 1。

**说明：**

ESP32-C5 必须有外部主晶振时钟才可运行。

### 3.2.2 低功耗时钟

低功耗慢速时钟应用于 RTC 计数器、RTC 看门狗和电源管理单元 (PMU)，有 4 种可能的时钟源：

- 内置低速 RC 振荡器 (通常为 32 kHz，频率可调节)
- 内置慢速 RC 振荡器 (通常为 150 kHz，频率可调节)
- 外置低速 (32 kHz) 晶振时钟
- 外接 IO 时钟 (由外部时钟源通过数字 IO 直接输入时钟)

低功耗快速时钟应用于低功耗外设和传感器控制器，有 2 种可能的时钟源：

- 外置主晶振二分频时钟
- 内置快速 RC 振荡器时钟 (通常为 20 MHz，频率可调节)

## 3.3 模拟外设

### 3.3.1 模/数转换器 (ADC)

ESP32-C5 集成了一个 12 位 SAR ADC，共支持 6 个模拟通道输入。

ADC 可用 GPIO 管脚，详见表 3-1。

### 3.3.2 温度传感器

温度传感器生成一个随温度变化的电压。内部 ADC 将传感器电压转化为一个数字量。

温度传感器的测量范围为-40 °C 到 125 °C。温度传感器一般只适用于监测芯片内部温度的变化，该温度值会随着微控制器时钟频率或 IO 负载的变化而变化。一般来讲，芯片内部温度会高于环境温度。

### 3.3.3 模拟 PAD 电压比较器

ESP32-C5 提供了一组模拟 PAD 电压比较器，包含两个 PAD，可用于比较两个 PAD 的电压大小关系，也可以使用其中一个 PAD 与内部可调节的稳定电压进行比较。

模拟 PAD 电压比较器可用 GPIO 管脚，详见表 3-1。

### 3.3.4 欠压监测器

ESP32-C5 可以监控供电电源的电压，当电压异常时，能发出中断或者复位。

## 3.4 数字外设

### 3.4.1 通用异步收发器 (UART)

ESP32-C5 有三个 UART 接口，即 UART0，UART1 和 LP UART。三个 UART 均支持 CTS 和 RTS 信号的硬件流控以及软件流控 (XON 和 XOFF)。

UART0 和 UART1 支持异步通信 (RS232 和 RS485) 和 IrDA，通信速率可达到 5 Mbps。UART0 和 UART1 接口通过共用的 UHCI0 接口 (即通用主机控制接口) 与 GDMA 相连，可被 GDMA 访问或者 CPU 直接访问。

LP UART 仅支持异步通信 (RS232)，通信速率可达到 1.25 Mbps。LP UART 只支持 CPU 直接访问。

UART 可用 GPIO 管脚，详见表 3-1。

### 3.4.2 串行外设接口 (SPI)

ESP32-C5 共有三个 SPI (SPI0、SPI1 和 SPI2)。SPI0 和 SPI1 可以配置成 SPI 存储器模式，SPI2 可以配置成通用 SPI 模式。

- **SPI 存储器 (SPI Memory) 模式**

SPI 存储器模式 (SPI0 和 SPI1) 用于连接 SPI 接口的外部存储器。SPI 存储器模式下数据传输长度以字节为单位，最高支持四线 STR 读写操作。时钟频率可配置，支持的最高时钟频率为 120 MHz。

- **SPI2 通用 SPI (GP-SPI) 模式**

SPI2 既可以配置成主机模式，又可以配置成从机模式。主机模式和从机模式均支持双线全双工和单线、双线或四线半双工通信。通用 SPI 的主机时钟频率可配置；数据传输长度以字节为单位；时钟极性 (CPOL) 和相位 (CPHA) 可配置；可连接 GDMA 通道。

- 在主机模式下，时钟频率最高为 80 MHz，支持 SPI 传输的四种时钟模式。

- 在从机模式下，时钟频率最高为 60 MHz，也支持 SPI 传输的四种时钟模式。

ESP32-C5 和封装外 flash 芯片的推荐连接关系详见表 2-17 *QFN48 封装芯片与封装外 flash 的管脚对应关系*。

SPI 可用 GPIO 管脚，详见表 3-1。

### 3.4.3 I2C 接口

ESP32-C5 有一个 I2C 和一个 LP I2C 总线接口，根据您的配置，I2C 总线接口可以用作 I2C 主机或从机模式。LP I2C 总线接口固定用作 I2C 主机模式。I2C 和 LP I2C 接口支持：

- 标准模式 (100 Kbit/s)
- 快速模式 (400 Kbit/s)
- 速度最高可达 800 Kbit/s，但受制于 SCL 和 SDA 上拉强度
- 7 位寻址模式和 10 位寻址模式
- 双寻址模式
- 7 位广播地址

您可以配置指令寄存器来控制 I2C 接口，从而实现更多灵活的应用。

I2C 可用 GPIO 管脚，详见表 3-1。

### 3.4.4 I2S 接口

ESP32-C5 有一个标准 I2S 接口，可以以主机或从机模式，在全双工或半双工模式下工作，支持 I2S 串行 8 位、16 位、24 位、32 位的收发数据模式，支持频率从 10 kHz 到 40 MHz 的 BCK 时钟。

I2S 接口连接 GDMA 控制器。支持 TDM Philips、TDM MSB 对齐、TDM PCM 标准、PDM 标准以及 PCM 转 PDM TX 接口。

I2S 可用 GPIO 管脚，详见表 3-1。

### 3.4.5 脉冲计数控制器 (PCNT)

ESP32-C5 的脉冲计数控制器 (PCNT) 通过七种模式捕捉脉冲并对脉冲边沿计数，具有以下特性：

- 四个脉冲计数控制器（单元），各自独立工作，计数范围是 1 ~ 65535
- 每个单元有两个独立的通道，共用一个脉冲计数控制器
- 所有通道均有输入脉冲信号（如 sig\_ch0\_un）和相应的控制信号（如 ctrl\_ch0\_un）
- 滤波器独立工作，过滤每个单元输入脉冲信号（sig\_ch0\_un 和 sig\_ch1\_un）控制信号（ctrl\_ch0\_un 和 ctrl\_ch1\_un）的毛刺
- 每个通道参数如下：
  1. 选择在输入脉冲信号的上升沿或下降沿计数
  2. 在控制信号为高电平或低电平时可将计数模式配置为递增、递减或停止计数
- 最大脉冲频率：40 MHz

PCNT 可用 GPIO 管脚，详见表 3-1。

### 3.4.6 USB 串口/JTAG 控制器

ESP32-C5 集成一个 USB 串口/JTAG 控制器，具有以下特性：

- 兼容 USB 2.0 全速标准，传输速度最高可达 12 Mbit/s（注意，该控制器不支持 480 Mbit/s 的高速传输模式）

- 包含 CDC-ACM 虚拟串口及 JTAG 适配器功能
- 烧录芯片 flash
- 利用紧凑的 JTAG 指令，支持 CPU 调试
- 芯片内部集成的全速 USB PHY

USB 串口/JTAG 可用 GPIO 管脚，详见表 3-1。

### 3.4.7 USB 2.0 OTG 高速接口

ESP32-C5 带有一个集成了收发器的高速 USB OTG 外设，符合 USB 2.0 规范，支持以下特性：

#### 通用特性

- 兼容 USB 2.0 协议、OTG 1.3 协议、OTG 2.0 协议
- 支持高速和全速速率
- 主机协商协议 (HNP) 和会话请求协议 (SRP)，均可作为 A 或 B 设备
- 动态 FIFO (DFIFO) 容量最大可达 4 KB
- 支持多种存储器访问模式
  - Scatter/Gather DMA 模式
  - 缓冲 (Buffer) DMA 模式
- 集成 UTMI 高速收发器
- 支持远程唤醒

#### 设备模式 (Device mode) 特性

- 端点 0 永远存在（双向控制，由 EP0 IN 和 EP0 OUT 组成）
- 15 个附加端点 (1 ~ 15)，可配置为 IN 或 OUT
- 最多 8 个 IN 端点同时工作（包括 EP0 IN）
- 所有 OUT 端点共享一个 RX FIFO
- 每个 IN 端点都有专用的 TX FIFO

#### 主机模式 (Host mode) 特性

- 16 个通道
  - 由 IN 与 OUT 两个通道组成的一个控制通道，因为 IN 和 OUT 必须分开处理。仅支持控制传输类型。
  - 其余 15 个通道可被配置为 IN 或 OUT，支持批量、同步、中断中的任意传输类型。
- 所有通道共用一个 RX FIFO、一个非周期性 TX FIFO、和一个周期性 TX FIFO。每个 FIFO 大小可配置。

USB 2.0 OTG 高速接口可用 GPIO 管脚，详见表 3-1。

### 3.4.8 TWAI<sup>®</sup> 控制器

ESP32-C5 带有两个 TWAI<sup>®</sup> 控制器，具有如下特性：

- 兼容 ISO 11898-1 协议（CAN 规范 2.0）

- 支持标准帧格式（11 位 ID）和扩展帧格式（29 位 ID）
- 比特率从 1 Kbit/s 到 1 Mbit/s
- 多种操作模式：正常模式、只听模式和自测模式（传输无需应答）
- 64 字节接收 FIFO
- 数据接收过滤器（支持单过滤器和双过滤器模式）
- 错误检测与处理：错误计数器、可配置错误报警阈值、错误代码记录和仲裁丢失记录、收发器自动待机功能

TWAI<sup>®</sup> 可用 GPIO 管脚，详见表 3-1。

### 3.4.9 SDIO 2.0 从机控制器

ESP32-C5 集成了符合工业标准 SDIO 2.0 规格的 SD 设备接口，并允许主机控制器使用 SDIO 总线协议访问 SoC 设备。主机可以直接访问 SDIO 接口的寄存器并通过使用 DMA 引擎访问设备中的共享内存，从而不需要处理器内核即可使性能最优化。

SDIO2.0 从机控制器具有如下特性：

- 时钟范围为 0 至 50 MHz
- 支持 SPI、1 位 SDIO 和 4 位 SDIO 的传输模式
- 采样和驱动的时钟边沿可配置
- 主机可直接访问的专用寄存器
- 可中断主机，启动数据传输
- 支持自动填充 SDIO 总线上的发送数据，同样支持自动丢弃 SDIO 总线上的填充数据
- 字节块大小可达 512 字节
- 主机与从机间有中断向量可以相互中断对方
- 用于数据传输的 DMA

SDIO 可用 GPIO 管脚，详见表 3-1。

### 3.4.10 LED PWM 控制器

LED PWM 控制器可以用于生成六路独立的数字波形，具有如下特性：

- 波形的周期和占空比可配置，占空比精确度可达 20 位
- 多种时钟源选择，包括 80 MHz PLL 时钟、外置主晶振时钟、内部快速 RC 振荡器时钟
- 可在低功耗模式 (Light-sleep mode) 下工作
- 支持硬件自动步进式地增加或减少占空比，可用于 LED RGB 彩色梯度发生器
- 每个 PWM 生成器包含 16 个占空比渐变区间，用于生成占空比伽玛曲线渐变的信号。每个区间都可以独立配置占空比变化方向（增加或减少）、变化步长、变化次数以及变化频率

LED PWM 可用 GPIO 管脚，详见表 3-1。

### 3.4.11 电机控制脉宽调制器 (MCPWM)

ESP32-C5 包含一个电机控制脉宽调制器 (MCPWM)，可以用于驱动数字马达和智能灯。MCPWM 外设包含一个时钟分频器（预分频器）、三个 PWM 定时器、三个 PWM 操作器和一个捕捉模块。

PWM 定时器用于生成定时参考。PWM 操作器将根据定时参考生成所需的波形。通过配置，任一 PWM 操作器可以使用任一 PWM 定时器的定时参考。不同的 PWM 操作器可以使用相同的 PWM 定时器的定时参考来产生 PWM 信号。此外，不同的 PWM 操作器也可以使用不同的 PWM 定时器的值来生成单独的 PWM 信号。不同的 PWM 定时器也可进行同步。

MCPWM 可用 GPIO 管脚，详见表 3-1。

### 3.4.12 红外遥控器 (RMT)

红外遥控器 (RMT) 支持双通道的红外发射和双通道的红外接收。通过程序控制脉冲波形，遥控器可以支持多种红外协议和单线协议。四个通道共用一个  $192 \times 32$  位的存储模块来存放收发的波形。

RMT 可用 GPIO 管脚，详见表 3-1。

### 3.4.13 并行 IO (PARLIO) 控制器

ESP32-C5 带有一个 PARLIO 控制器，该外设用于传输并行数据，包含接受和发送两个模块，并连接 GDMA 控制器。全双工模式下最多支持 4 位宽并行数据的接收和发送，半双工模式下最多支持 8 位宽并行数据的接收或者发送。该外设具有以下特性：

- 接收/发送模块支持多种时钟源选择以及时钟分频，最大时钟频率为 40 MHz
- 接收模块支持对输入时钟取反，发送模块支持对输出时钟取反
- 支持 1/2/4/8 位宽的数据接收/发送
- 支持 1/2/4 位宽模式下的接收/发送数据比特采集顺序转换
- 接收模块支持多种接收数据采集模式
- 接收模块支持多种 GDMA EOF 信号生成模式

PARLIO 可用 GPIO 管脚，详见表 3-1。

### 3.4.14 通用 DMA 控制器 (GDMA)

ESP32-C5 带有一个通用 DMA 控制器（简称 GDMA），它具有三个发送通道和三个接收通道，每个通道之间相互独立。这六个通道被具有 DMA 功能的外设所共享，通道之间支持可配置固定优先级。

通用 DMA 控制器基于链表来实现对数据收发的控制，支持外设与存储器之间及存储器与存储器之间的高速数据传输。所有通道均支持访问片内 RAM。

ESP32-C5 中有七个外设具有 DMA 功能，这七个外设是 SPI2、UHCI0、I2S、AES、SHA、ADC 和 PARLIO。

### 3.4.15 比特传输控制器

ESP32-C5 带有一个比特传输控制器，它具有一个接收通道、一个发送通道，分别位于 GDMA 的接收、发送数据通路上。比特传输控制器可用于数据端序转换、增加 / 删除数据、格式化数据流等。用户也可以利用查找表实现诸如生成复杂的波形、ADC 曲线校正等功能。



比特传输控制器的接收和发送通道不可以同时工作。接收 / 发送通道支持 6 条指令，并包含深度为 8 的指令缓存和大小为 2048 字节的查找表。用户可使用这 6 条指令自由编程，控制器将按照用户定义的指令序列以比特为单位处理数据流。

### 3.4.16 事件任务矩阵 (ETM)

ESP32-C5 带有一个 SOC ETM 外设，该外设包含多个通道 (channel)，每个通道将一个输入的事件 (event) 映射到一个输出的任务 (task)，事件是由外设产生的，任务被外设所接收，具有如下特性：

- 最多支持 50 个事件到任务的映射通道，每个通道连接一个事件和一个任务，并且每个通道都有独立的使能控制
- 每个通道的事件输入以及任务输出可以从所有的事件和任务中任意选择，即支持同一个事件通过多个通道映射到不同的任务，或多个不同的事件通过各自的通道映射到同一个任务
- 能够产生事件、接收任务的外设有：GPIO、LED PWM、通用定时器、RTC 定时器、系统定时器、MCPWM、温度传感器、ADC、I2S、LP CPU、GDMA 和 PMU

## 3.5 射频

ESP32-C5 射频包含以下主要模块：

- 2.4 & 5 GHz 接收器
- 2.4 & 5 GHz 发射器
- 偏置 (bias) 和线性稳压器
- balun 和收发切换器
- 时钟生成器

### 3.5.1 2.4 & 5 GHz 接收器

2.4 & 5 GHz 接收器将 2.4 & 5 GHz 射频信号解调为正交基带信号，并用两个高精度、高速的 ADC 将后者转为数字信号。为了适应不同的信道情况，ESP32-C5 集成了 RF 滤波器、自动增益控制 (AGC)、DC 偏移补偿电路和基带滤波器。

### 3.5.2 2.4 & 5 GHz 发射器

2.4 & 5 GHz 发射器将正交基带信号调制为 2.4 & 5 GHz 射频信号，使用大功率互补金属氧化物半导体 (CMOS) 功率放大器驱动天线。数字校准进一步改善了功率放大器的线性。

为了抵消射频接收器的瑕疵，ESP32-C5 还另增了校准措施，例如：

- 载波泄露消除
- I/Q 相位匹配
- 基带非线性抑制
- 射频非线性抑制
- 天线匹配

这些内置校准措施缩短了产品的测试时间，并且不再需要测试设备。



### 3.5.3 时钟生成器

时钟生成器为接收器和发射器生成 2.4 & 5 GHz 正交时钟信号，所有部件均集成于芯片上，包括电感、变容二极管、环路滤波器、线性稳压器和分频器。

时钟生成器带有内置校准电路和自测电路。运用自主知识产权的优化算法，对正交时钟的相位和相位噪声进行优化处理，使接收器和发射器都有最好的性能表现。

## 3.6 Wi-Fi

### 3.6.1 Wi-Fi 射频和基带

ESP32-C5 Wi-Fi 射频和基带支持以下特性：

- 支持 IEEE 802.11b/g/n/ac/ax
- 2.4 & 5 GHz 双频段，支持 1T1R
- 802.11ax
  - 支持仅 20 MHz 非接入点工作模式 (20MHz-only non-AP mode)
  - MCS0 ~ MCS9
  - 上行、下行正交频分多址 (OFDMA) 接入
  - 下行全带宽、部分带宽多用户多输入多输出接入 (MU-MIMO)
  - 更长的 OFDM 符号 (OFDM symbol), 0.8、1.6、3.2  $\mu$ s 保护间隔
  - 双载波调制 (Dual carrier modulation, DCM), 最高支持 16-QAM 正交幅度调制
  - 单用户/多用户波束成形接收端 (SU/MU Beamformee)
  - 信道质量指示 (Channel quality indication, CQI)
  - RX 空时分组编码 (STBC) (单空间流)
- 802.11ac:
  - MCS0 ~ MCS7, 支持 20 MHz 带宽
- 802.11b/g/n:
  - MCS0 ~ MCS7, 支持 20 MHz 和 40 MHz 带宽
  - MCS32
  - 数据速率高达 150 Mbps
  - 支持 0.4  $\mu$ s 保护间隔

- 可调节的发射功率

- 天线分集

ESP32-C5 支持基于外部射频开关的天线分集与选择。外部射频开关由一个或多个 GPIO 管脚控制，用来选择最合适的天线以减少信道衰落的影响。

### 3.6.2 Wi-Fi MAC

ESP32-C5 完全遵循 IEEE 802.11 b/g/n/ac/ax Wi-Fi MAC 协议栈，支持增强型分布式信道接入 (EDCA) 下的基本服务集 (BSS) STA 和 SoftAP 操作。支持通过最小化主机交互来优化有效工作时长，以实现功耗管理。

ESP32-C5 Wi-Fi MAC 自行支持的底层协议功能如下：

- 4 × 虚拟 Wi-Fi 接口
- 同时支持基础结构型网络 (Infrastructure BSS) Station 模式、SoftAP 模式、Station + SoftAP 模式和混杂模式
- RTS 保护，CTS-to-Self 保护，立即块确认 (Immediate Block ACK)
- 分片和重组 (Fragmentation and defragmentation)
- TX/RX A-MPDU，TX/RX A-MSDU
- 传输机会 (TXOP)
- 无线多媒体 (WMM)
- GCMP、CCMP、TKIP、WAPI、WEP、BIP、WPA2 个人模式 (WPA2-PSK) 及 WPA3 个人模式 (WPA3-PSK)
- 自动 Beacon 监测 (硬件 TSF)
- 802.11mc FTM
- 802.11ax 支持以下特性：
  - 请求端目标唤醒时间机制 (Target wake time, TWT)
  - 多个基本服务集标识符 (Multiple BSSIDs)
  - 触发响应调度 (Triggered response scheduling)
  - 多用户传送要求 (MU-RTS)、多用户块确认请求 (MU-BAR)、多站点用户块确认 (M-BA)
  - 协议数据单元内的省电模式 (Intra-PPDU power saving)
  - 两个网络分配向量 (NAV)
  - BSS 着色机制 (BSS coloring)
  - 空间复用 (Spatial reuse)
  - 上行功率余量 (Uplink power headroom)
  - 运行模式控制 (Operating mode control)
  - 缓存状态报告 (Buffer status report)
  - TXOP 持续时间 RTS 阈值
  - 上行随机接入机制 (UL-OFDMA random access, UORA)

### 3.6.3 联网特性

乐鑫提供的固件支持 TCP/IP 联网、ESP-WIFI-MESH 联网或其他 Wi-Fi 联网协议，同时也支持 TLS 1.0、1.1、1.2。

## 3.7 低功耗蓝牙

ESP32-C5 系列芯片包含了一个低功耗蓝牙 (Bluetooth Low Energy) 子系统，集成了硬件链路层控制器、射频/调制解调器模块和功能齐全的软件协议栈。低功耗蓝牙子系统支持 Bluetooth 5 和 Bluetooth mesh。

### 3.7.1 低功耗蓝牙 PHY

ESP32-C5 系列芯片低功耗蓝牙 PHY 支持以下特性：

- 1 Mbps PHY
- 2 Mbps PHY，用于提升传输速率
- coded PHY (125 Kbps and 500 Kbps)，用于提升传输距离
- 硬件实现 Listen Before Talk (LBT)

### 3.7.2 低功耗蓝牙链路控制器

ESP32-C5 系列芯片低功耗蓝牙链路控制器支持以下特性：

- 广播扩展 (Advertising Extensions)，用于增强广播能力，可以广播更多的智能数据
- 多广播
- 支持同时广播和扫描
- 多连接，支持中心设备 (Central) 和外围设备 (Peripheral) 同时运行
- 自适应跳频和信道选择
- 信道选择算法 #2 (Channel Selection Algorithm #2)
- 功率控制 (LE Power Control)
- 连接参数更新
- 高速不可连接广播 (High Duty Cycle Non-Connectable Advertising)
- LE Privacy 1.2
- 数据包长度扩展 (LE Data Packet Length Extension)
- 链路层扩展扫描过滤策略 (Link Layer Extended Scanner Filter policies)
- 低速可连接定向广播 (Low duty cycle directed advertising)
- 链路层加密
- LE Ping

## 3.8 802.15.4

ESP32-C5 拥有一个标准 802.15.4 子系统，集成了 PHY 和 MAC 层，可支持 Thread、Zigbee、Matter、HomeKit、MQTT 等多种协议。

### 3.8.1 802.15.4 PHY

ESP32-C5 802.15.4 PHY 支持以下特性：

- 2.4 GHz 频段 O-QPSK PHY
- 250 Kbps 数据率
- 支持 RSSI 和 LQI

### 3.8.2 802.15.4 MAC

ESP32-C5 支持 [IEEE 标准 802.15.4-2015](#) 中定义的主要特性，包括：

- CSMA/CA
- 主动扫描和能量检测
- HW 帧过滤
- HW 自动应答
- HW 自动帧等待
- 协调采样侦听 (coordinated sampled listening)

## 3.9 低功耗管理

ESP32-C5 采用了先进的电源管理技术，可以在不同的功耗模式之间切换。ESP32-C5 支持的功耗模式有：

- Active 模式：CPU 和芯片射频处于工作状态。芯片可以接收、发射和侦听信号。
- Modem-sleep 模式：CPU 可运行，时钟频率可配置。无线通讯基带和射频模块关闭，但可保持连接。
- Light-sleep 模式：CPU 暂停运行。任何唤醒事件（无线电源管理模块、SDIO 主机、RTC 定时器或外部中断）都会唤醒芯片。无线通讯基带和射频模块关闭，但可保持连接。用户可将除 SRAM 以及无线电源管理模块以外的 CPU 以及大部分外设（如图 [ESP32-C5 功能框图](#)）关闭，进一步降低功耗。
- Deep-sleep 模式：CPU、SRAM 和大部分外设都会掉电。低功耗存储器 (LP Memory) 处于工作状态，低功耗外设状态可配置。无线通讯连接数据存储在低功耗存储器中。LP CPU 可以工作。

## 3.10 定时器

### 3.10.1 系统定时器

ESP32-C5 内置 52 位系统定时器，该系统定时器包含两个 52 位的时钟计数器和三个报警比较器，具有以下功能：

- 时钟计数器的频率平均为 16 MHz
- 三个报警比较器根据不同的报警值可产生三个独立的中断
- 两种报警模式：单次报警模式和周期报警模式
- 支持 52 位报警值和 26 位报警周期
- 计数器值重新加载

- 支持当 CPU 暂停或处于 OCD 模式时，时钟计数器也暂停
- 支持输出实时报警的事件 (event)

### 3.10.2 通用定时器

ESP32-C5 内置两个 54 位通用定时器，具有 16 位分频器和 54 位可自动重载的向上/向下计时器。

定时器具有如下功能：

- 16 位时钟预分频器，分频系数为 2-65536
- 54 位时基计数器可配置成递增或递减
- 可读取时基计数器的实时值
- 暂停和恢复时基计数器
- 可配置的报警产生机制
- 电平触发中断
- 支持输出实时报警的事件 (event)
- 支持响应 ETM 输入的任务 (task)，包括：开启定时器，关闭定时器，开启报警功能，读取定时器的实时值，重载定时器值

### 3.10.3 看门狗定时器

#### 数字看门狗定时器

ESP32-C5 中有三个数字看门狗定时器：两个定时器组中各一个（称作主系统看门狗定时器，缩写为 MWDT），低功耗系统中一个（称作 RTC 看门狗定时器，缩写为 RWDT）。

在引导加载 flash 固件期间，RWDT 和定时器组 0 中的 MWDT 会自动使能，以检测引导过程中发生的错误，并恢复运行。

看门狗定时器具有如下特性：

- 四个阶段，每个阶段都可配置超时时间。每阶段都可单独配置、使能和关闭
  - 如在某个阶段发生超时，MWDT 会采取中断、CPU 复位和内核复位三种超时动作中的一种，RWDT 会采取中断、CPU 复位、内核复位和系统复位四种超时动作中的一种
  - 保护 32 位超时计数器
  - 防止 RWDT 和 MWDT 的配置被误改
  - flash 启动保护
- 如果在预定时间内 SPI flash 的引导过程没有完成，看门狗会重启整个主系统。

#### 模拟看门狗定时器

ESP32-C5 中还有一个模拟看门狗定时器：RTC 超级看门狗定时器 (SWD)。超级看门狗 (SWD) 是模拟域的超低功耗电路，可以防止系统在数字电路异常状态下运行，并在必要时复位系统（即超时动作中的系统复位）。SWD 包含一个看门狗电路，需在每个超时阶段（约不足一秒）至少喂狗一次。该电路会在看门狗超时时间约 100 ms 之前发送 WD\_INTR 信号提醒系统喂狗。

如果系统不回应 SWD 的喂狗请求，看门狗超时，SWD 会产生系统电平信号 SWD\_RSTB，复位芯片上的整个数字电路（即超时动作中的系统复位）。

SWD 的时钟源固定，不可选择。

SWD 具有如下特性：

- 超低功耗
- 用中断提醒 SWD 即将超时
- 软件有多种专用的方法喂 SWD，让 SWD 监控整个操作系统的工作状态

### 3.10.4 RTC 定时器

ESP32-C5 内置一个 48 位 always-on RTC 定时器，支持配置两组超时时间，并发送超时中断或唤醒信号。

## 3.11 加密/安全组件

### 3.11.1 AES 加速器 (AES)

ESP32-C5 内置 AES（高级加密标准）硬件加速器可使用 AES 算法，完成数据的加解密运算，具有 Typical AES 和 DMA-AES 两种工作模式。整体而言，相比基于纯软件的 AES 运算，AES 硬件加速器能够极大地提高运算速度。

主要特性包括：

- Typical AES 工作模式
  - AES-128/AES-256 加解密运算，符合标准 [NIST FIPS 197](#)
- DMA-AES 工作模式
  - AES-128/AES-256 加解密运算，符合标准 [NIST FIPS 197](#)
  - 块（加密）模式，符合标准 [NIST SP 800-38A](#)
    - \* ECB (Electronic Codebook)
    - \* CBC (Cipher Block Chaining)
    - \* OFB (Output Feedback)
    - \* CTR (Counter)
    - \* CFB8 (8-bit Cipher Feedback)
    - \* CFB128 (128-bit Cipher Feedback)
  - 中断发生

### 3.11.2 SHA 加速器 (SHA)

SHA（安全哈希算法）硬件加速器可完成 SHA 运算，具有 Typical SHA 和 DMA-SHA 两种工作模式。整体而言，相比基于纯软件的 SHA 运算，SHA 硬件加速器能够极大地提高运算速度。

主要特性包括：

- 支持 [FIPS PUB 180-4](#) 中的以下运算标准

- SHA-1 运算
- SHA-224 运算
- SHA-256 运算
- 提供两种工作模式
  - Typical SHA 工作模式
  - DMA-SHA 工作模式
- 允许插入 (interleaved) 功能 (仅限 Typical SHA 工作模式)
- 允许中断功能 (仅限 DMA-SHA 工作模式)

### 3.11.3 RSA 加速器 (RSA)

RSA 加速器可为多种运用于“RSA 非对称式加密演算法”的高精度计算提供硬件支持，能够极大地降低此类运算的运行时间和软件复杂度。与纯软件 RSA 算法相比，硬件 RSA 加速器的运算速度更快。RSA 加速器还支持多种“运算子长度”，具有很高的灵活性。

#### 主要特性包括：

- 大数模幂运算 (支持两个加速选项)
- 大数模乘运算，最大可达 3072 位
- 大数乘法运算，运算子最大可达 1536 位
- 多种运算子长度
- 支持在运算完成后触发中断

### 3.11.4 ECC 加速器 (ECC)

椭圆曲线密码学 (Elliptic Curve Cryptography) 是一种基于椭圆曲线数学的公开密钥加密演算法，其优势在于相对于 RSA 算法，使用较小长度的密钥就能够提供相当等级的加密安全性。

ESP32-C5 ECC 硬件加速器支持对于可选曲线的多种基础运算，用以实现对 ECC 基本运算、衍生算法 (如 ECDSA 等算法) 的加速。

#### 主要特性包括：

- 支持两种可选 ECC 曲线，即 [FIPS 186-3](#) 中定义的 P-192 和 P-256
- 提供两种可选坐标系，即仿射坐标系和 Jacobian 坐标系
- 提供多种可选点运算，包含点加、点乘和点验证
- 提供基于曲线阶数或模数的多种可选模运算，包含模加、模减、模乘、模除
- 提供计算完成的中断和中断控制

### 3.11.5 HMAC 加速器 (HMAC)

如 RFC 2104 中所述，HMAC 模块通过 hash 算法 SHA-256 和密钥计算得到数据信息的信息认证码 (MAC)。长度为 256 位的 HMAC 密钥存储在 eFuse 的密钥块中，可配置成不能被用户读取，即无法直接从 HMAC 加速器外部访问密钥。



**主要特性包括：**

- 使用标准 HMAC-SHA-256 算法
- 仅支持可配的硬件外设访问 HMAC 计算的 hash 结果（下行模式）
- 兼容挑战-应答身份验证算法
- 支持生成数字签名外设所需的密钥（下行模式）
- 重启软禁用的 JTAG（下行模式）

**3.11.6 数字签名 (DS)**

数字签名技术使用密码学算法，用于验证消息的真实性和完整性。该技术也可用于向服务器验证设备身份，或验证消息是否经过篡改。

ESP32-C5 包含一个数字签名 (Digital Signature, DS) 模块，可提供硬件加速，高效生成基于 RSA 的数字签名。HMAC 作为密钥导出函数，使用 eFuse 作为输入密钥，输出 DS\_KEY 密钥。随后，数字签名模块使用 DS\_KEY 解密预先加密的参数，计算出签名。上述过程都发生在硬件层面，因此在计算过程中，不论是解密 RSA 参数的密钥，还是用于 HMAC 密钥导出函数的输入密钥，都对用户不可见。

**主要特性包括：**

- 支持长度最大为 3072 位的 RSA 数字签名密钥
- 支持仅限 DS 读取的加密私钥数据
- 支持 SHA-256 摘要，用于保护私钥数据免遭攻击者篡改

**3.11.7 椭圆曲线数字签名算法 (ECDSA)**

在密码学中，椭圆曲线数字签名算法 (ECDSA) 是使用椭圆曲线密码对数字签名算法 (DSA) 的模拟。

ESP32-C5 的 ECDSA 加速器可高效安全地计算 ECDSA 签名。ECDSA 加速器可以进行快速计算，同时确保签名过程的保密性，防止信息泄漏。因此，ECDSA 加速器可用于高速加密运算并提供强大的安全保障，它可以保护用户数据的安全，而且不会影响性能。

**主要特性包括：**

- 支持签名生成和签名认证
- 支持两种椭圆曲线，即 [FIPS 186-3](#) 中定义的 P-192 和 P-256
- 支持两种哈希算法用于信息的哈希操作，即 [FIPS PUB 180-4 Spec](#) 中定义的 SHA-224 和 SHA-256
- 提供高安全性，其拥有不同工作状态下的动态访问权限控制，防止一切中间数据泄漏而导致的密钥泄露

**3.11.8 片外存储器加密与解密 (XTS\_AES)**

ESP32-C5 芯片集成了片外存储器加密与解密模块，使用 [IEEE Std 1619-2007](#) 指定的 XTS-AES 标准算法，为用户存放在片外存储器 (flash) 的应用代码和数据提供了安全保障。用户可以将专有固件、敏感的用户数据（如用来访问私有网络的证书）存放在封装外 flash 中。

**主要特性包括：**

- 使用通用 XTS-AES 算法，符合 [IEEE Std 1619-2007](#)
- 支持手动加密，需要软件参与



- 支持高速自动解密，无需软件参与
- 由寄存器配置、eFuse 参数、启动 (boot) 模式共同决定开启/关闭加解密功能
- 支持可配置的抗 DPA 攻击功能

### 3.11.9 安全启动

ESP32-C5 集成了基于 RSA-PSS 或 ECDSA 算法的硬件安全启动 (V2) 验证方案。安全启动功能可保证只有经过可信实体签名的认证软件才能在 ESP32-C5 上运行。

**主要特性包括：**

- 基于 RSA-PSS (3072-bit 密钥) 或 ECDSA P192/P256 曲线的签名方案
- eFuse 中包含 3 个具有独立摘要槽 (digest slot) 的安全签名密钥
- 可通过 eFuse 撤销密钥

### 3.11.10 随机数发生器 (RNG)

ESP32-C5 内置一个真随机数发生器，其生成的 32 位随机数可作为加密等操作的基础。

ESP32-C5 的随机数发生器可通过物理过程而非算法生成真随机数，所有生成的随机数在特定范围内出现的概率完全一样。

### 3.11.11 密钥管理器

ESP32-C5 以密钥管理器作为系统的安全核心，以实现完全安全的密钥存储和部署。密钥管理器利用每一块芯片独有的物理不可复制特性 (PUF)，生成每一块芯片独有的硬件唯一密钥 (HUK)，以此作为一块芯片的信任根。HUK 在每次芯片上电时自动生成，在芯片掉电后消失。密钥管理器以这种方式保证密钥存储和部署的安全。

ESP32-C5 的密钥管理器，将密钥信息（非明文，用于恢复密钥的信息）存储在外部存储器中，能够实现无限制数量的密钥存储、实现动态密钥切换等灵活密钥管理功能。

### 3.11.12 访问权限管理 (APM)

ESP32-C5 集成 APM (Access Permission Management) 模块实现访问的权限管理。

**主要特性包括：**

- DMA 访问权限管理支持 32 个区域地址范围可配
- APB 访问权限管理支持 2 个区域地址范围可配
- APB 访问在区域管控的基础上，为每个外设地址范围分配了独立的访问权限管控
- 可独立管理 HP CORE0, HP CORE1 和 LP CORE 的 APB 访问权限
- 可独立管理 User Mode 和 Machine Mode 的 APB 访问权限
- 支持异常信息记录

### 3.11.13 TEE 控制器

TEE (Trusted Execution Environment, 可信执行环境) 控制器能够为系统中的主机配置四种安全模式, 在四种模式下硬件资源的访问权限不同。TEE 控制器配合 APM 控制器可以用于权限判断, 从而在这些模式之间构建安全边界。

## 3.12 外设管脚分配

表 3-1. 外设和传感器管脚分配

| 接口      | 信号              | 管脚         | 功能                        |
|---------|-----------------|------------|---------------------------|
| ADC     | ADC1_CH0        | XTAL_32K_N | 12 位 SAR ADC              |
|         | ADC1_CH1        | MTMS       |                           |
|         | ADC1_CH2        | MTDI       |                           |
|         | ADC1_CH3        | MTCK       |                           |
|         | ADC1_CH4        | MTDO       |                           |
|         | ADC1_CH5        | GPIO6      |                           |
| JTAG    | MTDI            | MTDI       | 软件调试 JTAG                 |
|         | MTCK            | MTCK       |                           |
|         | MTMS            | MTMS       |                           |
|         | MTDO            | MTDO       |                           |
| UART    | U0RXD_in        | 任意 GPIO 管脚 | 两个 UART 通道, 支持硬件流控制和 GDMA |
|         | U0CTS_in        |            |                           |
|         | U0DSR_in        |            |                           |
|         | U0TXD_out       |            |                           |
|         | U0RTS_out       |            |                           |
|         | U0DTR_out       |            |                           |
|         | U1RXD_in        |            |                           |
|         | U1CTS_in        |            |                           |
|         | U1DSR_in        |            |                           |
|         | U1TXD_out       |            |                           |
|         | U1RTS_out       |            |                           |
|         | U1DTR_out       |            |                           |
| LP UART | LP_UART_DTRN    | XTAL_32K_P | LP UART 通道, 支持硬件流控制和 GDMA |
|         | LP_UART_DSRN    | XTAL_32K_N |                           |
|         | LP_UART_RTSN    | MTMS       |                           |
|         | LP_UART_CTSN    | MTDI       |                           |
|         | LP_UART_RXD     | MTCK       |                           |
|         | LP_UART_TXD     | MTDO       |                           |
| I2C     | I2CEXT0_SCL_in  | 任意 GPIO 管脚 | 一个 I2C 通道, 支持主机或从机模式      |
|         | I2CEXT0_SDA_in  |            |                           |
|         | I2CEXT0_SCL_out |            |                           |
|         | I2CEXT0_SDA_out |            |                           |
| LP I2C  | LP_I2C_SDA      | GPIO6      | 一个 LP I2C 通道, 支持主机或从机模式   |
|         | LP_I2C_SCL      | GPIO7      |                           |

见下页

表 3-1 – 接上页

| 接口             | 信号                 | 管脚         | 功能   |
|----------------|--------------------|------------|--|
| LED PWM        | ledc_ls_sig_out0~5 | 任意 GPIO 管脚 | 六路独立 PWM 通道  |
| I2S            | I2SO_BCK_in        | 任意 GPIO 管脚 | 用于串行立体声数据的输入输出，支持全双工/半双工 TDM 和 PDM 输入/输出，支持 PDM 转 PCM 输入   |
|                | I2S_MCLK_in        |            |  |
|                | I2SO_WS_in         |            |  |
|                | I2SI_SD_in         |            |  |
|                | I2SI_BCK_in        |            |  |
|                | I2SI_WS_in         |            |  |
|                | I2SO_BCK_out       |            |  |
|                | I2S_MCLK_out       |            |  |
|                | I2SO_WS_out        |            |  |
|                | I2SO_SD_out        |            |  |
|                | I2SI_BCK_out       |            |  |
|                | I2SI_WS_out        |            |  |
|                | I2SO_SD1_out       |            |  |
| 红外遥控器          | RMT_SIG_IN0~1      | 任意 GPIO 管脚 | 两路 IR 收发器，支持不同波形标准   |
|                | RMT_SIG_OUT0~1     |            |  |
| SPI0/1         | SPICLK_out         | SPICLK     | 支持 SPI、Dual SPI、Quad SPI、和 QPI，可以连接封装外 flash   |
|                | SPICS0_out         | SPICS0     |  |
|                | SPICS1_out         | 任意 GPIO 管脚 |  |
|                | SPID_in/_out       | SPID       |  |
|                | SPIQ_in/_out       | SPIQ       |  |
|                | SPIWP_in/_out      | SPIWP      |  |
|                | SPIHD_in/_out      | SPIHD      |  |
| SPI2           | FSPICLK_in/_out    | 任意 GPIO 管脚 | 支持以下功能： <ul style="list-style-type: none"> <li>• SPI、Dual SPI、Quad SPI 和 QPI 的主从机模式</li> <li>• 可以连接封装外 flash、RAM 和其他 SPI 设备</li> <li>• SPI 传输的四种时钟模式</li> <li>• 可配置的 SPI 频率</li> <li>• 64 字节缓存或 GDMA 数据缓存</li> </ul> |
|                | FSPICS0_in/_out    |            |  |
|                | FSPICS1~5_out      |            |  |
|                | FSPID_in/_out      |            |  |
|                | FSPIQ_in/_out      |            |  |
|                | FSPIWP_in/_out     |            |  |
|                | FSPIHD_in/_out     |            |  |
| USB 串口/JTAG    | USB_D+             | GPIO26     | USB 转串口功能，USB 转 JTAG 功能  |
|                | USB_D-             | GPIO25     |  |
| 高速 USB 2.0 OTG | USB_OTG_DM         | USB_OTG_DM | 高速 USB 2.0 OTG 接口  |
|                | USB_OTG_DP         | USB_OTG_DP |  |
|                | ADPPRB_in          | 任意 GPIO 管脚 |  |

见下页

表 3-1 – 接上页

| 接口     | 信号   | 管脚         | 功能  |
|--------|--|------------|---|
|        | ADPSNS_in<br>DRVBUS_out<br>ADPCHRG_out<br>ADPDISCHRG_out<br>ADPPRBEN_out<br>ADPSNSEN_out<br>PHY_REFCLK_in  |            |   |
| TWAI®  | TWAI0_RX<br>TWAI0_TX<br>TWAI0_BUS_OFF_ON<br>TWAI0_CLKOUT<br>TWAI0_STANDBY<br>TWAI1_RX<br>TWAI1_TX<br>TWAI1_BUS_OFF_ON<br>TWAI1_CLKOUT<br>TWAI1_STANDBY | 任意 GPIO 管脚 | 兼容 ISO 11898-1 协议   |
| 脉冲计数器  | PCNT_SIG_CH0_in0~3<br>PCNT_SIG_CH1_in0~3<br>PCNT_CTRL_CH0_in0~3<br>PCNT_CTRL_CH1_in0~3   | 任意 GPIO 管脚 | 脉冲计数器通过七种模式捕捉脉冲并对脉冲边沿计数   |
| MCPWM  | PWM0_SYNC0~2_in<br><br>PWM0_out0a<br>PWM0_out0b<br>PWM0_out1a<br>PWM0_F0~2_in<br>PWM0_out1b<br>PWM0_out2a<br>PWM0_out2b<br>PWM0_CAP0~2_in              | 任意 GPIO 管脚 | 1 个 MCPWM 的输入输出管脚，包括： <ul style="list-style-type: none"> <li>• PWM 波形的差分输出</li> <li>• 待检测的故障输入信号</li> <li>• 待捕获的输入信号</li> <li>• PWM 定时器的外接同步信号</li> </ul>                         |
| PARLIO | PARL_RX_DATA0~7  | 任意 GPIO 管脚 | 用于传输并行数据，具有： <ul style="list-style-type: none"> <li>• 8 个接收并行数据管脚</li> <li>• 8 个发送并行数据管脚</li> <li>• 2 个接收模块 PAD 时钟管脚（时钟输入、时钟输出）</li> <li>• 2 个发送模块 PAD 时钟管脚（时钟输入、时钟输出）</li> </ul> |

见下页

表 3-1 – 接上页

| 接口           | 信号                  | 管脚         | 功能                         |
|--------------|---------------------|------------|----------------------------|
|              | PARL_TX_DATA0~7     |            |                            |
|              | PARL_RX_CLK_in/_out |            |                            |
|              | PARL_TX_CLK_in/_out |            |                            |
| SDIO         | SDIO_CMD            | SDIO_CMD   | SDIO 接口，符合 SDIO v2.0 卡行业标准 |
|              | SDIO_CLK            | SDIO_CLK   |                            |
|              | SDIO_DATA0          | SDIO_DATA0 |                            |
|              | SDIO_DATA1          | SDIO_DATA1 |                            |
|              | SDIO_DATA2          | SDIO_DATA2 |                            |
|              | SDIO_DATA3          | SDIO_DATA3 |                            |
| 模拟 PAD 电压比较器 | PAD_COMP0           | GPIO8      | 模拟 PAD 电压比较器               |
|              | PAD_COMP1           | GPIO9      |                            |

## 4 电气特性

### 说明:

本章节提供的电气特性数据**暂供参考**，在规格书终版发布时可能会更新。

### 4.1 绝对最大额定值

超出表 4-1 绝对最大额定值的绝对最大额定值可能导致器件永久性损坏。这只是强调的额定值，不涉及器件在这些或其它条件下超出章节 4.2 建议电源条件技术规格指标的功能性操作。长时间暴露在绝对最大额定条件下可能会影响设备的可靠性。

表 4-1. 绝对最大额定值

| 参数                  | 说明     | 最小值  | 最大值 | 单位 |
|---------------------|--------|------|-----|----|
| 输入电源管脚 <sup>1</sup> | 允许输入电压 | -0.3 | 3.6 | V  |
| T <sub>STORE</sub>  | 存储温度   | -40  | 150 | °C |

<sup>1</sup> 更多关于输入电源管脚的信息，见章节 2.5.1 电源管脚。

### 4.2 建议电源条件

推荐环境温度，请参考章节 1 ESP32-C5 系列型号对比。

表 4-2. 建议电源条件

| 参数 <sup>1</sup>                            | 说明     | 最小值 | 典型值 | 最大值 | 单位 |
|--|--------|-----|-----|-----|----|
| VDDA1, VDDA2, VDDA3, VDDA4, VDDA5, VDDA3P3 | 建议输入电压 | 3.0 | 3.3 | 3.6 | V  |
| VDDPST1, VDDPST3                           | 建议输入电压 | 3.0 | 3.3 | 3.6 | V  |
| VDD_SPI (输入)                               | —      | 3.0 | 3.3 | 3.6 | V  |
| VDDPST2 <sup>2,3</sup>                     | 建议输入电压 | 3.0 | 3.3 | 3.6 | V  |
| I <sub>VDD</sub>                           | 输入总电流  | 0.5 | —   | —   | A  |

<sup>1</sup> 请结合章节 2.5 电源 阅读。

<sup>2</sup> 使用 VDDPST2 给 VDD\_SPI 供电时（见章节 2.5.2 电源管理），应考虑 R<sub>SPI</sub> 的电压降。更多信息，请参考章节 4.3 VDD\_SPI 输出特性。

<sup>3</sup> 写 eFuse 时，由于烧录 eFuse 的电路较敏感，VDDPST2 的电压应不超过 3.3 V。

### 4.3 VDD\_SPI 输出特性

表 4-3. VDD\_SPI 内部和输出特性

| 参数        | 说明 <sup>1</sup>   | 典型值 | 单位       |
|-----------|---|-----|----------|
| $R_{SPI}$ | VDD_SPI 连接 3.3 V flash 时, 由 VDDPST2 经 $R_{SPI}$ 供电 <sup>2</sup> | 7.5 | $\Omega$ |

<sup>1</sup> 请结合章节 2.5.2 电源管理 阅读。

<sup>2</sup>  $V_{DD3P3\_RTC}$  需高于  $V_{DD\_flash\_min} + I_{flash\_max} * R_{SPI}$ ,

其中

- $V_{DD\_flash\_min}$  – flash 的最小工作电压
- $I_{flash\_max}$  – flash 的最大工作电流

### 4.4 直流电气特性 (3.3 V, 25 °C)

表 4-4. 直流电气特性 (3.3 V, 25 °C)

| 参数             | 说明   | 最小值                    | 典型值 | 最大值                    | 单位         |
|----------------|--|------------------------|-----|------------------------|------------|
| $C_{IN}$       | 管脚电容   | —                      | 2   | —                      | pF         |
| $V_{IH}$       | 高电平输入电压  | $0.75 \times V_{DD}^1$ | —   | $V_{DD}^1 + 0.3$       | V          |
| $V_{IL}$       | 低电平输入电压  | -0.3                   | —   | $0.25 \times V_{DD}^1$ | V          |
| $I_{IH}$       | 高电平输入电流  | —                      | —   | 50                     | nA         |
| $I_{IL}$       | 低电平输入电流  | —                      | —   | 50                     | nA         |
| $V_{OH}^2$     | 高电平输出电压  | $0.8 \times V_{DD}^1$  | —   | —                      | V          |
| $V_{OL}^2$     | 低电平输出电压  | —                      | —   | $0.1 \times V_{DD}^1$  | V          |
| $I_{OH}$       | 高电平拉电流 ( $V_{DD}^1 = 3.3$ V, $V_{OH} \geq 2.64$ V, PAD_DRIVER = 3) | —                      | 40  | —                      | mA         |
| $I_{OL}$       | 低电平灌电流 ( $V_{DD}^1 = 3.3$ V, $V_{OL} = 0.495$ V, PAD_DRIVER = 3)   | —                      | 28  | —                      | mA         |
| $R_{PU}$       | 内部弱上拉电阻  | —                      | 45  | —                      | k $\Omega$ |
| $R_{PD}$       | 内部弱下拉电阻  | —                      | 45  | —                      | k $\Omega$ |
| $V_{IH\_nRST}$ | 芯片复位释放电压 (CHIP_PU 应满足电压范围)   | $0.75 \times V_{DD}^1$ | —   | $V_{DD}^1 + 0.3$       | V          |
| $V_{IL\_nRST}$ | 芯片复位电压 (CHIP_PU 应满足电压范围)   | -0.3                   | —   | $0.25 \times V_{DD}^1$ | V          |

<sup>1</sup> VDD – 各个电源域电源管脚的电压。

<sup>2</sup>  $V_{OH}$  和  $V_{OL}$  为负载是高阻条件下的测试值。

## 附录 A – ESP32-C5 管脚总览

表 4-5. QFN48 封装管脚总览

| 管脚序号 | 管脚名称       | 管脚类型  | 供电管脚    | 管脚配置    |         | 模拟功能       |          | LP IO MUX 功能 |              | IO MUX 功能         |        |               |       |         |        |    |  |
|------|------------|-------|---------|---------|---------|------------|----------|--------------|--------------|-------------------|--------|---------------|-------|---------|--------|----|--|
|      |            |       |         | 复位时     | 复位后     | 0          | 1        | 0            | 1            | 0                 | 1      | 类型            | 1     | 类型      | 2      | 类型 |  |
| 1    | VDDA3P3    | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 2    | GND        | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 3    | VDDA3P3    | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 4    | XTAL_N     | 模拟    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 5    | XTAL_P     | 模拟    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 6    | VDDD       | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 7    | CHIP_PU    | 模拟    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 8    | VDDPST1    | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 9    | XTAL_32K_P | IO    | VDDPST1 |         |         | XTAL_32K_P |          | LP_GPIO0     | LP_UART_DTRN | <b>GPIO0</b>      | I/O/T  | GPIO0         | I/O/T |         |        |    |  |
| 10   | XTAL_32K_N | IO    | VDDPST1 |         |         | XTAL_32K_N | ADC1_CH0 | LP_GPIO1     | LP_UART_DSRN | <b>GPIO1</b>      | I/O/T  | GPIO1         | I/O/T |         |        |    |  |
| 11   | MTMS       | IO    | VDDPST1 | IE      | IE      |            | ADC1_CH1 | LP_GPIO2     | LP_UART_RTSN | <b>MTMS</b>       | I1     | GPIO2         | I/O/T | FSPIQ   | I1/O/T |    |  |
| 12   | MTDI       | IO    | VDDPST1 | IE      | IE      |            | ADC1_CH2 | LP_GPIO3     | LP_UART_CTSN | <b>MTDI</b>       | I1     | GPIO3         | I/O/T |         |        |    |  |
| 13   | MTCK       | IO    | VDDPST1 | IE, WPU | IE, WPU |            | ADC1_CH3 | LP_GPIO4     | LP_UART_RXD  | <b>MTCK</b>       | I1     | GPIO4         | I/O/T | FSPiHD  | I1/O/T |    |  |
| 14   | MTDO       | IO    | VDDPST1 | IE      | IE      |            | ADC1_CH4 | LP_GPIO5     | LP_UART_TXD  | <b>MTDO</b>       | O/T    | GPIO5         | I/O/T | FSPiWP  | I1/O/T |    |  |
| 15   | GPIO6      | IO    | VDDPST1 | IE      | IE      |            | ADC1_CH5 | LP_GPIO6     | LP_I2C_SDA   | <b>GPIO6</b>      | I/O/T  | GPIO6         | I/O/T | FSPiCLK | I1/O/T |    |  |
| 16   | GPIO7      | IO    | VDDPST1 | IE, WPU | IE, WPU |            |          | LP_GPIO7     | LP_I2C_SCL   | <b>GPIO7</b>      | I/O/T  | GPIO7         | I/O/T | FSPiD   | I1/O/T |    |  |
| 17   | GPIO8      | IO    | VDDPST1 |         |         | PAD_COMP0  |          |              |              | <b>GPIO8</b>      | I/O/T  | GPIO8         | I/O/T |         |        |    |  |
| 18   | GPIO9      | IO    | VDDPST1 |         |         | PAD_COMP1  |          |              |              | <b>GPIO9</b>      | I/O/T  | GPIO9         | I/O/T |         |        |    |  |
| 19   | USB_OTG_DM | 模拟    | VDDPST2 |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 20   | USB_OTG_DP | 模拟    | VDDPST2 |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 21   | VDDPST2    | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 22   | U0TXD      | IO    | VDDPST2 |         | WPU     |            |          |              |              | <b>U0TXD</b>      | O      | GPIO10        | I/O/T |         |        |    |  |
| 23   | U0RXD      | IO    | VDDPST2 |         | IE, WPU |            |          |              |              | <b>U0RXD</b>      | I1     | GPIO11        | I/O/T |         |        |    |  |
| 24   | SDIO_DATA1 | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_DATA1</b> | I1/O/T | GPIO12        | I/O/T | FSPiCS0 | I1/O/T |    |  |
| 25   | SDIO_DATA0 | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_DATA0</b> | I1/O/T | GPIO13        | I/O/T | FSPiCS1 | O/T    |    |  |
| 26   | SDIO_CLK   | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_CLK</b>   | I1     | GPIO14        | I/O/T | FSPiCS2 | O/T    |    |  |
| 27   | SDIO_CMD   | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_CMD</b>   | I1/O/T | GPIO15        | I/O/T | FSPiCS3 | O/T    |    |  |
| 28   | SDIO_DATA3 | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_DATA3</b> | I1/O/T | GPIO16        | I/O/T | FSPiCS4 | O/T    |    |  |
| 29   | SDIO_DATA2 | IO    | VDDPST2 |         | IE      |            |          |              |              | <b>SDIO_DATA2</b> | I1/O/T | GPIO17        | I/O/T | FSPiCS5 | O/T    |    |  |
| 30   | SPiCS0     | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiCS0</b>     | O/T    | GPIO18        | I/O/T |         |        |    |  |
| 31   | SPiQ       | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiQ</b>       | I1/O/T | GPIO19        | I/O/T |         |        |    |  |
| 32   | SPiWP      | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiWP</b>      | I1/O/T | <b>GPIO20</b> | I/O/T |         |        |    |  |
| 33   | VDD_SPI    | 电源/IO | —       |         |         | VDD_SPI    |          |              |              | GPIO21            | I/O/T  | GPIO21        | I/O/T |         |        |    |  |
| 34   | SPiHD      | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiHD</b>      | I1/O/T | <b>GPIO22</b> | I/O/T |         |        |    |  |
| 35   | SPiCLK     | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiCLK</b>     | O/T    | GPIO23        | I/O/T |         |        |    |  |
| 36   | SPiD       | IO    | VDD_SPI | WPU     | IE, WPU |            |          |              |              | <b>SPiD</b>       | I1/O/T | GPIO24        | I/O/T |         |        |    |  |
| 37   | VDDPST3    | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 38   | GPIO26     | IO    | VDDPST3 |         | IE, WPU | USB_D+     |          |              |              | GPIO26            | I/O/T  | GPIO26        | I/O/T |         |        |    |  |
| 39   | GPIO25     | IO    | VDDPST3 |         | IE      | USB_D-     |          |              |              | GPIO25            | I/O/T  | GPIO25        | I/O/T |         |        |    |  |
| 40   | VDDA1      | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |
| 41   | VDDA2      | 电源    |         |         |         |            |          |              |              |                   |        |               |       |         |        |    |  |

见下页



接上页

| 管脚<br>序号 | 管脚<br>名称 | 管脚<br>类型 | 供电<br>管脚 | 管脚配置 |     | 模拟功能 |   | LP IO MUX 功能 |   | IO MUX 功能 |    |   |    |   |    |
|----------|----------|----------|----------|------|-----|------|---|--------------|---|-----------|----|---|----|---|----|
|          |          |          |          | 复位时  | 复位后 | 0    | 1 | 0            | 1 | 0         | 类型 | 1 | 类型 | 2 | 类型 |
| 42       | ANT_2G   | 模拟       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 43       | GND      | 电源       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 44       | VDDA3    | 电源       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 45       | VDDA4    | 电源       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 46       | VDDA5    | 电源       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 47       | GND      | 电源       |          |      |     |      |   |              |   |           |    |   |    |   |    |
| 48       | ANT_5G   | 模拟       |          |      |     |      |   |              |   |           |    |   |    |   |    |

\* 更多信息，详见章节 2 管脚。高亮的单元格，请参考章节 2.3.4 GPIO 和 LP GPIO 的限制。

表 4-6. QFN40 封装管脚总览

| 管脚序号 | 管脚名称       | 管脚类型  | 供电管脚    | 管脚配置    |         | 模拟功能           |          | LP IO MUX 功能 |              | IO MUX 功能         |        |        |       |         |        |    |  |  |
|------|------------|-------|---------|---------|---------|----------------|----------|--------------|--------------|-------------------|--------|--------|-------|---------|--------|----|--|--|
|      |            |       |         | 复位时     | 复位后     | 0              | 1        | 0            | 1            | 0                 | 1      | 类型     | 1     | 类型      | 2      | 类型 |  |  |
| 1    | VDDA3P3    | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 2    | GND        | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 3    | VDDA3P3    | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 4    | XTAL_N     | 模拟    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 5    | XTAL_P     | 模拟    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 6    | VDDD       | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 7    | CHIP_PU    | 模拟    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 8    | VDDPST1    | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 9    | XTAL_32K_P | IO    | VDDPST1 |         |         | XTAL_32K_P     |          | LP_GPIO0     | LP_UART_DTRN | <b>GPIO0</b>      | I/O/T  | GPIO0  | I/O/T |         |        |    |  |  |
| 10   | XTAL_32K_N | IO    | VDDPST1 |         |         | XTAL_32K_N     | ADC1_CH0 | LP_GPIO1     | LP_UART_DSRN | <b>GPIO1</b>      | I/O/T  | GPIO1  | I/O/T |         |        |    |  |  |
| 11   | MTMS       | IO    | VDDPST1 | IE      | IE      |                | ADC1_CH1 | LP_GPIO2     | LP_UART_RTSN | <b>MTMS</b>       | I1     | GPIO2  | I/O/T | FSPIQ   | I1/O/T |    |  |  |
| 12   | MTDI       | IO    | VDDPST1 | IE      | IE      |                | ADC1_CH2 | LP_GPIO3     | LP_UART_CTSN | <b>MTDI</b>       | I1     | GPIO3  | I/O/T |         |        |    |  |  |
| 13   | MTCK       | IO    | VDDPST1 |         | IE, WPU |                | ADC1_CH3 | LP_GPIO4     | LP_UART_RXD  | <b>MTCK</b>       | I1     | GPIO4  | I/O/T | FSPiHD  | I1/O/T |    |  |  |
| 14   | MTDO       | IO    | VDDPST1 | IE      | IE      |                | ADC1_CH4 | LP_GPIO5     | LP_UART_TXD  | <b>MTDO</b>       | O/T    | GPIO5  | I/O/T | FSPiWP  | I1/O/T |    |  |  |
| 15   | GPIO6      | IO    | VDDPST1 | IE      | IE      |                | ADC1_CH5 | LP_GPIO6     | LP_I2C_SDA   | <b>GPIO6</b>      | I/O/T  | GPIO6  | I/O/T | FSPiCLK | I1/O/T |    |  |  |
| 16   | GPIO7      | IO    | VDDPST1 | IE, WPU | IE, WPU |                |          | LP_GPIO7     | LP_I2C_SCL   | <b>GPIO7</b>      | I/O/T  | GPIO7  | I/O/T | FSPiD   | I1/O/T |    |  |  |
| 17   | USB_OTG_DM | 模拟    | VDDPST2 |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 18   | USB_OTG_DP | 模拟    | VDDPST2 |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 19   | VDDPST2    | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 20   | U0TXD      | IO    | VDDPST2 |         | WPU     |                |          |              |              | <b>U0TXD</b>      | O      | GPIO10 | I/O/T |         |        |    |  |  |
| 21   | U0RXD      | IO    | VDDPST2 |         | IE, WPU |                |          |              |              | <b>U0RXD</b>      | I1     | GPIO11 | I/O/T |         |        |    |  |  |
| 22   | SDIO_DATA1 | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_DATA1</b> | I1/O/T | GPIO12 | I/O/T | FSPiCS0 | I1/O/T |    |  |  |
| 23   | SDIO_DATA0 | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_DATA0</b> | I1/O/T | GPIO13 | I/O/T | FSPiCS1 | O/T    |    |  |  |
| 24   | SDIO_CLK   | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_CLK</b>   | I1     | GPIO14 | I/O/T | FSPiCS2 | O/T    |    |  |  |
| 25   | SDIO_CMD   | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_CMD</b>   | I1/O/T | GPIO15 | I/O/T | FSPiCS3 | O/T    |    |  |  |
| 26   | SDIO_DATA3 | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_DATA3</b> | I1/O/T | GPIO16 | I/O/T | FSPiCS4 | O/T    |    |  |  |
| 27   | SDIO_DATA2 | IO    | VDDPST2 |         | IE      |                |          |              |              | <b>SDIO_DATA2</b> | I1/O/T | GPIO17 | I/O/T | FSPiCS5 | O/T    |    |  |  |
| 28   | VDD_SPI    | 电源/IO | —       |         |         | <b>VDD_SPI</b> |          |              |              | GPIO21            | I/O/T  | GPIO21 | I/O/T |         |        |    |  |  |
| 29   | GPIO25     | IO    | VDDPST3 |         | IE      | <b>USB_D-</b>  |          |              |              | GPIO25            | I/O/T  | GPIO25 | I/O/T |         |        |    |  |  |
| 30   | GPIO26     | IO    | VDDPST3 |         | IE, WPU | <b>USB_D+</b>  |          |              |              | GPIO26            | I/O/T  | GPIO26 | I/O/T |         |        |    |  |  |
| 31   | VDDPST3    | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 32   | VDDA1      | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 33   | VDDA2      | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 34   | ANT_2G     | 模拟    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 35   | GND        | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 36   | VDDA3      | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 37   | VDDA4      | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 38   | VDDA5      | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 39   | GND        | 电源    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |
| 40   | ANT_5G     | 模拟    |         |         |         |                |          |              |              |                   |        |        |       |         |        |    |  |  |

\* 更多信息，详见章节 2 管脚。高亮的单元格，请参考章节 2.3.4 GPIO 和 LP GPIO 的限制。

## 修订历史

| 日期         | 版本   | 发布说明 |
|------------|------|------|
| 2023-08-22 | v0.1 | 初稿   |



[www.espressif.com](http://www.espressif.com)

## 免责声明和版权公告

本文档中的信息，包括供参考的 URL 地址，如有变更，恕不另行通知。

本文档可能引用了第三方的信息，所有引用的信息均为“按现状”提供，乐鑫不对信息的准确性、真实性做任何保证。

乐鑫不对本文档的内容做任何保证，包括内容的适销性、是否适用于特定用途，也不提供任何其他乐鑫提案、规格书或样品在他处提到的任何保证。

乐鑫不对本文档是否侵犯第三方权利做任何保证，也不对使用本文档内信息导致的任何侵犯知识产权的行为负责。本文档在此未以禁止反言或其他方式授予任何知识产权许可，不管是明示许可还是暗示许可。

Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。

文档中提到的所有商标名称、商标和注册商标均属其各自所有者的财产，特此声明。

版权归 © 2023 乐鑫信息科技（上海）股份有限公司。保留所有权利。